[发明专利]一种独热码检测电路

权利要求书

1.一种独热码检测电路，包括一个基于二分法的输入压缩模块组和一个状态检测模块；其特征在于：所述的输入压缩模块组由多级压缩模块组成，将多比特输入数据压缩成2比特输出状态；所述的状态检测模块根据输入压缩模块组输出的2比特状态判决出输入比特为全零、有1比特为1或有多比特为1；

输入压缩模块组包括串联的多级输入压缩模块，第N级输入压缩模块为并列的两个第N-1级输入压缩模块，N为大于1的自然数；

第1级输入压缩模块有4个输入端口、2个输出端口；第2级输入压缩模块有8个输入端口、4个输出端口；以此类推，第N级输入压缩模块有2^(N+1)个输入端口，2^N个输出端口；

第1级输入压缩模块的结构为：包括两个三输入与门、两个两输入或门和十个非门；第一三输入与门(11)的一个输入接第一两输入或门(21)的输出端，另两个输入端接第一非门(301)和第二非门(302)的输出，第一三输入与门(11)的输出接第三非门(303)的输入，第一两输入或门(21)的两个输入分别接第四非门(304)的输出和第五非门(305)的输出；第二三输入与门(12)的一个输入接第二两输入或门(22)的输出端，另两个输入端接第六非门(306)和第七非门(307)的输出，第二三输入与门(12)的输出接第八非门(308)的输入，第二两输入或门(22)的两个输入分别接第九非门(309)的输出和第十非门(310)的输出；第四非门(304)的输入和第七非门(307)的输入连接，作为该输入压缩模块的第一输入端；第五非门(305)的输入和第六非门(306)的输入连接，作为该输入压缩模块的第二输入端；第一非门(301)的输入和第十非门(310)的输入连接，作为该输入压缩模块的第三输入端；第二非门(302)的输入和第九非门(309)的输入连接，作为该输入压缩模块的第四输入端；第三非门(303)的输出和第八非门(308)的输出作为该输入压缩模块的两个输出端；

第2级输入压缩模块的结构为并列的两个第1级输入压缩模块，其四个输出端分别与第1级输入压缩模块的四个输入端连接；以此类推，最末第N级输入压缩模块的2^(N+1)个输入端作为整个独热码检测电路的输入端；

所述的状态检测模块包括两个两输入与门、一个两输入异或门和三个非门；第一两输入与门(41)的两个输入分别接第十一非门(311)的输出和第十二非门(312)的输出，第一两输入与门(41)的输出接第十三非门(313)的输入；第十一非门(311)的输入、两输入异或门(51)的一个输入、第二两输入与门(42)的一个输入相接，作为状态检测模块的一个输入端；第十二非门(312)的输入、两输入异或门(51)的另一个输入、第二两输入与门(42)的另一个输入相接，作为状态检测模块的另一个输入端；第十三非门(313)的输出、两输入异或门(51)的输出、第二两输入与门(42)的输出分别作为状态检测模块的三个输出端，也是整个独热码检测电路的输出端；状态检测模块的两个输入端分别接第1级输入压缩模块的两个输出端。

2.如权利要求1所述的一种独热码检测电路，其特征在于：当输入所述独热码检测电路的比特数K大于2^N，且小于2^(N+1)时，则输入增加2^(N+1)-K比特的零信号，令最终处理的比特数为2^(N+1)，N为大于1的自然数；

当输入所述独热码检测电路的比特数K等于2^(N+1)时，通过一个输入比特数为2^(N+1)的输入压缩模块组输出2比特，输入压缩模块组的2比特输出进入状态检测模块。