[发明专利]一种多宏单元多时钟芯片的时钟树综合方法

说明书

本发明公开了一种多宏单元多时钟芯片的时钟树综合方法，包括以下步骤：S1.按照一定的相邻缓冲器的连线距离范围，在各个宏单元之间手动插入多个缓冲器，构建多个H型时钟树；S2.将H型时钟树的缓冲器全部替换成反相器对；S3.划分芯片的所有时钟的重要等级；S4.按照时钟的重要等级从高到低的顺序，依次对每个时钟做RC平衡时钟树。该方法适用于宏单元和时钟都特别多的芯片，有着良好的时钟偏移和时钟延迟,并且所用器件少，功耗小。

技术领域

本发明涉及一种芯片后端设计中时钟树综合的方法，特别是涉及宏单元和时钟都特别多的芯片的时钟树综合方法。

背景技术

目前国内外研究的时钟网络结构主要有H树形结构、X树形结构、二叉树结构、平衡树型结构、网格型结构、鱼骨型结构等。

其中，二叉树结构是一种常用的树状时钟分布，其在不规则的电路设计中可得到良好的时钟树综合结果。如果单元库缓冲器件的输出电阻和时钟源的连线电阻大小相差不大，则可以用一个缓冲器来驱动整个时钟网络。

但是，对于深亚微米及更先进的工艺，缓冲器的输出电阻很难做到和时钟源的连线电阻的阻值差不多，因而需要在时钟分布网络中插入很多的缓冲器，对于多宏单元多时钟芯片的时钟树综合设计，随着缓冲器的增大，一方面，使得二叉树结构时钟偏差(skew)很大，另一方面在使用工具集成电路编译器(IC Compiler)进行RC平衡树时，工具负载极大，使得工具超负荷运行甚至不能处理。

H树形结构是理想的时钟分布网络，它的实现方法是：时钟源连着第一级H树的中心，信号由此中心传播到H树的四个端点，四个端点的信号分别再作为下一级H树的中心，如此拓扑结构，最终，时钟信号便能到所有时序单元的时钟端。

对于多宏单元多时钟芯片的时钟树综合设计，使用H型时钟树综合的方式比使用工具自动进行RC平衡树综合方式会有更好的效果。

但是，一方面，为了让H树能够正常地传递信号，避免信号的变形，H树形的互连线宽度需逐级缩减。这也意味着H树型结构存在布线限制和不一致的扇出限制，并且，当进入纳米级的工艺后，H型树的线长问题会使得连线延迟的问题越来越明显，使得此种结构往往用于小型的时钟树设计中。

另一方面，使用H型时钟树综合方法，大规模的芯片中存在大量的寄存器，工具不能处理大量寄存器的H型时钟树综合。并且，从理论上来说，寄存器摆放不规则，工具会做不好H型时钟树，倘若人工手动尝试，工作量会非常大。

发明内容

本发明的目的是提供一种多宏单元多时钟芯片的时钟树综合方法，该方法适用于宏单元和时钟都特别多的芯片，有着良好的时钟偏移和时钟延迟,并且所用器件少，功耗小。

为了达到上述目的，本发明采用如下技术方案：

一种多宏单元多时钟芯片的时钟树综合方法，包括以下步骤：

S1.按照一定的相邻缓冲器的连线距离范围，在各个宏单元之间手动插入多个缓冲器，构建多个H型时钟树。

S2.将H型时钟树的缓冲器全部替换成反相器对。

S3.划分芯片所有时钟的重要等级。

S4.按照时钟的重要等级从高到低的顺序，依次对每个时钟做RC平衡时钟树。

进一步地，在使用不同工艺时，所述一定的相邻缓冲器的连线距离范围不同；所述插入的缓冲器的电容大小也不同。

作为一种具体的实施例，在使用SMIC130工艺时，所述一定的相邻缓冲器的连线距离范围为553.5um-830.25um。

进一步地，插入的缓冲器的电容小于等于0.2pf。