[发明专利]半导体装置的制造方法

说明书

一种半导体装置的制造方法包含：提供一半导体装置，其包含至少一导电接点、覆盖导电接点的一介电层以及贯穿介电层并与导电接点电性连接的一加热器；至少部分移除介电层，使加热器突出于半导体装置的一表面；以一线上关键尺寸扫描式电子显微镜撷取半导体装置的表面的一扫描影像；以及分析扫描影像，并在半导体装置不符规格时重新制作。上述制造方法能够以成本较为低廉的检测设备快速地线上检测突出的导电材料的关键尺寸。此外，上述检测方法为非破坏性检测，有利于重新制作突出的加热器。

技术领域

本发明是有关一种半导体装置的制造方法，特别是一种线上检测接触孔的半导体装置的制造方法。

背景技术

半导体装置的功能是否能正常运作的主要决定因素之一在于半导体装置中的互连(interconnection)结构是否存在缺陷。接触孔是互连结构中常见的技术手段。当接触孔的尺寸较小时，例如小于30nm，容易在接触孔的底部形成空洞或其它缺陷，因而影响半导体装置的电性表现。

已知的接触孔检测方法大多是以离线的穿透式电子显微镜(off-linetransmission electron microscope，TEM)进行检测，以获得接触孔的剖面影像。然而，以TEM离线检测，不仅设备成本较为昂贵，且为破坏性检测，晶片必须被破坏切片，研磨制作检测样品，使得受检测的晶片已无法再利用。此外，TEM检测的检测速度较慢，导致每一晶圆只能取样几点进行检测，换言之检测的范围为局部性，无法得知整个晶片甚至整片晶圆的关键尺寸(critical dimension，CD)是否均匀分布，也不容易获得正确的关键尺寸而需要多次检测。以上因素造成检测一片晶圆的时间约耗时一天，因而大幅增加检测的成本且无法即时修正工艺参数。

有鉴于此，如何以成本较为低廉的检测设备快速地检测半导体装置的接触孔便是目前极需努力的目标。

发明内容

本发明提供一种半导体装置的制造方法，其是在介电层的接触孔中填充导电材料后，移除介电层而使导电材料突出半导体装置的表面，如此即能够以成本较为低廉的检测设备，例如线上关键尺寸扫描式电子显微镜(in-line CD SEM)，快速地线上检测突出的导电材料的关键尺寸。此外，本发明的检测方法为非破坏性检测，不仅可检测局部的关键尺寸，也可检测大范围(如整个晶片或整片晶圆)的关键尺寸，以了解关键尺寸的均匀度。另者，若发现所制成元件的关键尺寸不符规格需求，则可以重新制作(重工)，并即时调整工艺参数后，立即检测其调整后的尺寸变化。

本发明一实施例的半导体装置的制造方法包含：提供一半导体装置，其包含至少一导电接点、覆盖导电接点的一介电层以及贯穿介电层并与导电接点电性连接的一加热器；至少部分移除介电层，使至少部分加热器形成突出的一柱状结构；以一线上关键尺寸扫描式电子显微镜撷取柱状结构的一扫描影像；量测扫描影像中加热器的关键尺寸，或分析扫描影像中加热器与导电接点之间是否存在缺陷；若加热器的关键尺寸不符规格或加热器与导电接点之间存在缺陷，则移除介电层以及加热器；重新形成介电层以及加热器；以及再次执行至少部分移除介电层的步骤以及撷取扫描影像的步骤。

以下藉由具体实施例配合所附的附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

附图说明

图1为一流程图，显示本发明一实施例的半导体装置的制造方法。

图2为一示意图，显示一相变化记忆装置的结构。

图3为一示意图，显示对应图1所示的本发明一实施例的步骤S11的半导体装置的结构。

图4为一示意图，显示对应图1所示的本发明一实施例的步骤S12的半导体装置的结构。

图5为一示意图，显示对应图1所示的本发明另一实施例的步骤S12的半导体装置的结构。

图6为一显微影像，显示对应图1所示的本发明一实施例的步骤S13的半导体装置的扫描影像。