[发明专利]跳频背景下的多调制方式多速率信号的快速数字滤波方法

说明书

技术领域

本发明涉及数字信号处理技术领域，特别涉及一种跳频背景下的多调制方式多速率信号的快速数字滤波方法。

背景技术

为了保证调制信号的质量，通信系统发射部分的方案都是数字中频调制方案，具体到数字处理部分，处理的流程为极性映射→星座映射→成形滤波→内插滤波→数字上变频，其中内插滤波由于速率的关系可能会多级实现。在传统的通信系统中，调制器的调制方式和符号速率一般是恒定的，发送方式为连续发送或突发发送；如果是突发发送，在突发的时间内数据的符号数也往往足够多(至少几百个)。

随着通信技术的发展，新型跳频系统的处理调制器与传统通信系统的处理调制器相比，有如下显著区别：1)有多种调制方式，如调制方式除了PSK还有FSK；2)项目中采用了跳频体制，每一跳的符号速率独立且符号速率有多种；3)对于较低的符号速率，一跳的符号数只有十几个甚至更少。

新型的调制器所呈现的新特点给数字调制的设计实现带来了困难，跳频系统对于信号中数据的位置要求非常严格，如果采用传统的实现方法，由于滤波处理必然导入延时，就满足不了这种要求，对于低符号速率尤其明显。并且对于多调制方式多速率信号，传统的实现方法需要在数字上变频模块之前实现多个独立并行的处理模块群，个数的多少取决于调制方式的种类和信息速率的多少，其实现资源是非常可观的，这对于芯片性能提出了很高的要求，并且大大增加了硬件设计的复杂度，不利于产品的设计与实现。

发明内容

本发明的技术解决问题为：克服现有技术的不足，给出了一种跳频背景下的多调制方式多速率信号的快速数字滤波方法，通过一种输出信号与输入信号等长可变系数可连续处理的滤波器，满足了跳频系统对信号中数据位置的严格要求；对于多调制方式和多速率信号可以共用，降低了复杂度，节省了资源，具有较大的使用价值。

本发明采用的技术方案为：

跳频背景下的多调制方式多速率的快速数字滤波方法，步骤如下：

(1)信号处理单元对外部输入的多调制方式多速率的跳频信号进行处理，确定采样倍数；

具体为：对于多调制方式多速率信号，找到所有信号信息速率的最小公倍数作为进入成形滤波器的处理速率，以确定不同调制方式不同速率信号的采样倍数；

(2)根据步骤(1)中确定的不同调制方式不同速率信号的采样倍数，对各个信号进行第一次上采样，再将第一次上采样之后的信号以串行方式输出给成形滤波器；

(3)成形滤波器对输入到其中的串行多调制方式多速率跳频信号进行成形滤波，输出多调制方式等速率信号；

(4)对步骤(3)中输出的多调制方式等速率信号再次进行第二次上采样，第二次上采样倍数为预设值G，第二次上采样之后的信号输出给内插滤波器；

(5)内插滤波器对所述第二次上采样后的信号进行采样率变换之后输出，完成所述跳频背景下的多调制方式多速率跳频信号的快速数字滤波。

所述成形滤波器和内插滤波器均为输出信号与输入信号等长的滤波器。

所述成形滤波器和内插滤波器均采用FIR滤波器。

所述步骤(3)具体为：

(1)、将进入成形滤波器的数据写入长度为2L+N的RAM中，RAM的起始位置为1，终止位置为2L+N；写入数据的起始地址为L+1，终止地址为L+N，其余RAM位置填充0，下一跳数据再循环在L+1到L+N地址间顺序写入，之后进入步骤(2)；

其中，N为进入成形滤波器的一跳数据的长度，成形滤波器为偶数阶时，其系数的长度为2L+1，成形滤波器为奇数阶时，其系数的长度为2L；

(2)、当成形滤波器为偶数阶时，在地址为L+i位置写入数据后，i为正整数，将RAM地址为N-L+i-1:N+L+i-1,i≤L或i-L:i+L,i>L的2L+1个数据一次读出，RAM的读时钟大于写时钟；若读时钟无法一次将2L+1个数据读出，重复步骤(1)将数据同时写入M个相同的RAM中，在一个写时钟内其中M-1个RAM一次将2L/(M-1)个数据读出，另一个RAM一次将一个数据读出，M等于滤波器系数的长度2L+1与RAM读写时钟倍数的比值向上取整；