[发明专利]跳频背景下的多调制方式多速率信号的快速数字滤波方法

权利要求书

1.跳频背景下的多调制方式多速率信号的快速数字滤波方法，其特征在于步骤如下：

(1)信号处理单元对外部输入的多调制方式多速率的跳频信号进行处理，确定采样倍数；

具体为：对于多调制方式多速率信号，找到所有信号信息速率的最小公倍数作为进入成形滤波器的处理速率，以确定不同调制方式不同速率信号的采样倍数；

(2)根据步骤(1)中确定的不同调制方式不同速率信号的采样倍数，对各个信号进行第一次上采样，再将第一次上采样之后的信号以串行方式输出给成形滤波器；

(3)成形滤波器对输入到其中的串行多调制方式多速率跳频信号进行成形滤波，输出多调制方式等速率信号；

(4)对步骤(3)中输出的多调制方式等速率信号再次进行第二次上采样，第二次上采样倍数为预设值G，第二次上采样之后的信号输出给内插滤波器；

(5)内插滤波器对所述第二次上采样后的信号进行采样率变换之后输出，完成所述跳频背景下的多调制方式多速率跳频信号的快速数字滤波。

2.根据权利要求1所述的跳频背景下的多调制方式多速率信号的快速数字滤波方法，其特征在于：所述成形滤波器和内插滤波器均为输出信号与输入信号等长的滤波器。

3.根据权利要求1所述的跳频背景下的多调制方式多速率信号的快速数字滤波方法，其特征在于：所述成形滤波器和内插滤波器均采用FIR滤波器。

4.根据权利要求1所述的跳频背景下的多调制方式多速率信号的快速数字滤波方法，其特征在于：所述步骤(3)具体为：

(3.1)、将进入成形滤波器的数据写入长度为2L+N的RAM中，RAM的起始位置为1，终止位置为2L+N；写入数据的起始地址为L+1，终止地址为L+N，其余RAM位置填充0，下一跳数据再循环在L+1到L+N地址间顺序写入，之后进入步骤(3.2)；

其中，N为进入成形滤波器的一跳数据的长度，成形滤波器为偶数阶时，其系数的长度为2L+1，成形滤波器为奇数阶时，其系数的长度为2L；

(3.2)、当成形滤波器为偶数阶时，在地址为L+i位置写入数据后，i为正整数，将RAM地址为N-L+i-1:N+L+i-1,i≤L或i-L:i+L,i>L的2L+1个数据一次读出，RAM的读时钟大于写时钟；若读时钟无法一次将2L+1个数据读出，重复步骤(3.1)将数据同时写入M个相同的RAM中，在一个写时钟内其中M-1个RAM一次将2L/(M-1)个数据读出，另一个RAM一次将一个数据读出，M等于滤波器系数的长度2L+1与RAM读写时钟倍数的比值向上取整；

当成形滤波器为奇数阶时，在地址为L+i位置写入数据后，i为正整数，将RAM地址为N-L+i+1:N+L+i，i<L，或i+1-L:i+L，i≥L，的2L个数据一次读出，RAM的读时钟大于写时钟；若读时钟无法一次将2L个数据读出，重复步骤(3.1)将数据同时写入M个相同的RAM中，在一个写时钟内每个RAM一次将2L/M个数据读出，M等于滤波器系数的长度2L与RAM读写时钟倍数的比值向上取整；

(3.3)、当成形滤波器为偶数阶时，将读出来的数据首尾相加之后，再与成形滤波器的系数进行乘法运算，乘法次数为L+1次，再将各自的乘积相加得到输出；

当成形滤波器为奇数阶时，将读出来的数据首尾相加之后，再与成形滤波器的系数进行乘法运算，乘法次数为L次，再将各自的乘积相加得到输出；

(3.4)、在下一个地址为L+i+1的位置写入数据，重复步骤(3.2)～(3.3)；

(3.5)、截取第j次写地址为2L+1到第j+1次写地址为2L之间所读取RAM空间的数据计算得到的N个输出值作为最终的成形滤波器输出的第j跳信号，该信号即为多调制方式等速率信号。