[发明专利]具有缓冲层的半导体器件及其制作方法

说明书

技术领域

本发明涉及一种半导体器件领域，尤其是涉及一种应用于具有缓冲层结构的半导体器件及其制作方法。

背景技术

随着功率电子和半导体技术的快速发展，各类电力电子应用领域都要求采用专门、专业的半导体开关器件，以实现成本和性能的均衡。如附图1所示为现有技术中场截止型IGBT器件的结构示意图，场截止型IGBT器件包括P+集区1、N-衬底3、P型基区4、N+发射区5、集电极7、发射极8和栅极9。与传统的非穿通（NPT）型IGBT器件相比，场截止型IGBT进一步降低了饱和压降和开关损耗，这使得场截止型IGBT器件非常适合于各种软开关功率转换类应用领域。场截止型IGBT器件的集电极通常需要形成N型缓冲层和P型集电层，由于硅片背面已经进行了工艺，不能使用高温，一般采用炉管在较低温度下退火，这导致注入的载流子激活率较低，或者采用激光退火，但该设备较昂贵，增加了生产成本。此外，一般通过N型缓冲层和P型集电层的注入浓度来调节集电极载流子的注入效率和基区的载流子抽离速率。为了实现更好的开关特性，N型缓冲层通常需要进行多次精确的计量与能量的注入，这就提高了工艺的控制难度。

在现有技术中，与本申请较为相关的文献是由INT RECTIFIER CROP于2005年12月08日申请，并于2006年5月4日公开，公开号为US2006094179A1的美国发明专利申请《IGBT with amorphous silicon transparent collector》。该发明专利申请提出了一种在DMOS背面形成P型非晶硅的方法，可以避免使用高温退火工艺。该方法适用于非穿通型IGBT器件，可以降低硅片的热预算。但对于场截止型IGBT器件，背面还需要N型缓冲层，若只在DMOS背面形成P型非晶硅，而N型缓冲层采用传统工艺，则难以避免高温退火工艺，并且不能达到降低热预算的效果。

发明内容

有鉴于此，本发明的目的在于提供一种具有缓冲层的半导体器件及其制作方法，在不采用离子注入设备及退火工艺的基础上，能够有效降低器件成本和硅片背面工艺的热预算。

为了实现上述发明目的，本发明具体提供了一种具有缓冲层的半导体器件的技术实现方案，具有缓冲层的半导体器件，包括：位于所述半导体器件正面的正面结构，以及位于所述半导体器件背面的背面结构。所述背面结构进一步包括P+集区，以及位于所述P+集区之上的N型缓冲层。所述P+集区和N型缓冲层均采用在所述半导体器件背面直接成膜的薄膜结构。

优选的，所述P+集区和N型缓冲层均采用低温PECVD工艺的沉积薄膜结构。

优选的，所述薄膜采用非晶硅、微晶硅、掺碳非晶硅或硅锗中的任意一种或几种材料。

优选的，所述半导体器件为场截止型IGBT器件。

本发明还另外具体提供了一种具有缓冲层的半导体器件制作方法的技术实现方案，具有缓冲层的半导体器件制作方法，包括以下步骤：

S100：在硅片进行完正面工艺之后，将硅片的背面减薄到所需厚度；

S101：采用PECVD工艺在所述硅片的背面直接沉积薄膜；

S102：对所述薄膜进行N型掺杂和P型掺杂，形成N型缓冲层和P+集区。

优选的，所述步骤S101进一步包括：对所述硅片的背面进行表面清洗处理后，采用低温PECVD工艺沉积薄膜。

优选的，所述薄膜采用非晶硅、微晶硅、掺碳非晶硅或硅锗中的任意一种或几种材料。

优选的，所述N型掺杂和P型掺杂的浓度根据所述半导体器件的性能需要对PECVD工艺中的气体流量比和工艺参数进行调节。

优选的，所述N型缓冲层和P+集区的厚度能通过PECVD工艺的时间及工艺参数进行调节。

优选的，在所述步骤S102之后还进一步包括在所述P+集区的背面沉积金属层形成集电极的过程。

优选的，所述低温PECVD工艺的温度不高于所述半导体器件正面的金属层熔点。

优选的，通过选择所述N型缓冲层和P+集区的薄膜类型调节所述集电极的载流子注入效率和所述N-衬底的载流子抽离速率。

优选的，所述N型缓冲层和P+集区按照掺杂浓度分多层进行掺杂。

优选的，当所述N型缓冲层和P+集区的禁带宽度变化时，由于异质结原理，可调节所述半导体器件导通压降和开关速率的折中。

优选的，所述N型缓冲层和P+集区的禁带宽度变化可通过调节掺杂气体和低温PECVD工艺的其它工艺参数来实现。