[发明专利]具有缓冲层的半导体器件及其制作方法

权利要求书

1.一种具有缓冲层的半导体器件制作方法，其特征在于，包括以下步骤：

S100：在硅片进行完正面工艺之后，将硅片的背面减薄到所需厚度；

S101：采用PECVD工艺在所述硅片的背面直接沉积薄膜；

S102：对所述薄膜进行N型掺杂和P型掺杂，形成N型缓冲层（2）和P+集区（1）。

2.根据权利要求1所述的具有缓冲层的半导体器件制作方法，其特征在于，所述步骤S101进一步包括：对所述硅片的背面进行表面清洗处理后，采用低温PECVD工艺沉积薄膜。

3.根据权利要求1或2所述的具有缓冲层的半导体器件制作方法，其特征在于：所述薄膜采用非晶硅、微晶硅、掺碳非晶硅或硅锗中的任意一种或几种材料。

4.根据权利要求3所述的具有缓冲层的半导体器件制作方法，其特征在于：所述N型掺杂和P型掺杂的浓度根据所述半导体器件的性能需要对PECVD工艺中的气体流量比和工艺参数进行调节。

5.根据权利要求4所述的具有缓冲层的半导体器件制作方法，其特征在于：所述N型缓冲层（2）和P+集区（1）的厚度能通过PECVD工艺的时间及工艺参数进行调节。

6.根据权利要求1、2、4或5任一项所述的具有缓冲层的半导体器件制作方法，其特征在于：在所述步骤S102之后还进一步包括在所述P+集区（1）的背面沉积金属层形成集电极（7）的过程。

7.根据权利要求6所述的具有缓冲层的半导体器件制作方法，其特征在于：低温PECVD工艺的温度不高于所述半导体器件正面的金属层熔点。

8.根据权利要求7所述的具有缓冲层的半导体器件制作方法，其特征在于：通过选择所述N型缓冲层（2）和P+集区（1）的薄膜类型调节所述集电极（7）的载流子注入效率和所述半导体器件的N-衬底（3）的载流子抽离速率。

9.根据权利要求1、2、4、5、7或8任一项所述的具有缓冲层的半导体器件制作方法，其特征在于：所述N型缓冲层（2）和P+集区（1）按照掺杂浓度分多层进行掺杂。

10.根据权利要求1、2、4、5、7或8任一项所述的具有缓冲层的半导体器件制作方法，其特征在于：当所述N型缓冲层（2）和P+集区（1）的禁带宽度变化时，能调节所述半导体器件导通压降和开关速率的折中。

11.根据权利要求10所述的具有缓冲层的半导体器件制作方法，其特征在于：所述N型缓冲层（2）和P+集区（1）的禁带宽度变化能通过改变薄膜材料类型，以及调节掺杂气体和低温PECVD工艺的参数来实现。

12.根据权利要求10所述的具有缓冲层的半导体器件制作方法，其特征在于：所述半导体器件导通压降和开关速率折中的调节能通过分别改变所述N型缓冲层（2）和P+集区（1）的材料禁带宽度、掺杂浓度，以及掺杂厚度来实现。

13.根据权利要求12所述的具有缓冲层的半导体器件制作方法，其特征在于：所述材料禁带宽度、掺杂浓度，以及掺杂厚度的调节能通过采用多层材料或工艺调节使材料组分渐变来实现。

14.根据权利要求1、2、4、5、7、8、11、12或13任一项所述的具有缓冲层的半导体器件制作方法，其特征在于：所述N型缓冲层（2）和P+集区（1）的禁带宽度大于所述硅片的硅材料带隙宽度。

15.根据权利要求1、2、4、5、7、8、11、12或13任一项所述的具有缓冲层的半导体器件制作方法，其特征在于：所述N型缓冲层（2）和P+集区（1）的禁带宽度小于所述硅片的硅材料带隙宽度。

16.一种根据权利要求1至15任一项所述方法制作的半导体器件，包括：位于所述半导体器件正面的正面结构，以及位于所述半导体器件背面的背面结构，其特征在于，所述背面结构进一步包括P+集区（1），以及位于所述P+集区（1）之上的N型缓冲层（2）；所述P+集区（1）和N型缓冲层（2）均采用在所述半导体器件背面直接成膜的薄膜结构。

17.根据权利要求16所述的半导体器件，其特征在于：所述P+集区（1）和N型缓冲层（2）均采用低温PECVD工艺的沉积薄膜结构。