[发明专利]一种基于宽口SRAM存储的高速AD数据PXI总线传输解析方法

说明书

技术领域

本发明涉及数字信号处理领域，特别涉及一种基于宽口SRAM存储的高速 AD数据PXI总线传输解析方法。

背景技术

在低速采样情况下，由于采样速率不高，只需使用适合采样宽度的SRAM 进行存储设计即可，通常并不需要宽口SRAM来进行存储实现，所以SRAM的数据传输解析也相对容易的多。

而在高速采样情况下，由于采样率通常均以GSps或以上进行取样，后端SRAM的工作速率很难达到与之匹配的要求，所以为了实现实时存储，必须以降低速率、扩展接口宽度的方式来进行处理，存储接口宽度的扩展使得其与传输总线之间的匹配问题复杂化。

在现有技术中，在速率匹配方面，有使用不同SRAM读写时钟的方法来处理PXI总线与SRAM读写速率匹配问题的解决方案，采取SRAM写时钟与高速 AD采样进行匹配设计，SRAM读时钟与PXI总线速率进行匹配设计，从而来协调存储传输的过程，但该方法对于SRAM存在两种操作时钟，增加了SRAM时序控制的复杂性和存储实施过程的风险性，不利于FPGA进行逻辑控制的稳定性设计。

在数据宽度匹配传输方面，由于SRAM接口宽度宽于总线接口宽度，如多片并联使用，则往往达到十几倍或几十倍的倍差关系，由于总线不能够一次取走一次SRAM读取所读出的数据，往往需要FPGA里内部做计数逻辑判断处理进行分次传输，此种方式不但增加了FPGA逻辑流程，还使得总线传输效率降低，不能以连续地址方式进行直接数据读取，增加了PXI总线读取操作次数，延长了读取总时间，尤其对于大容量数据读取时，耗费的时间将直接影响主控计算机处理的速率和显示更新的速率。

发明内容

为解决上述现有技术的不足，本发明提出一种基于宽口SRAM存储的高速 AD数据PXI总线传输解析方法。

本发明的技术方案是这样实现的：

一种基于宽口SRAM存储的高速AD数据PXI总线传输解析方法，包括以下步骤：

步骤(1)：对于已经存入SRAM中的N次高速AD采样数据的PXI总线读取传输解析过程，首先需依据SRAM数据总接口宽度K₁、高速AD采样量化位宽K₂、PXI总线数据接口宽度K₃、SRAM地址总线宽度W₂来确定PXI地址总线译码组成和PXI总线从SRAM中读取N次高速AD采样数据所实际需进行的读取次数NL；

步骤(2)：PXI总线实际需进行读取操作的次数NL确定后，则上位机主控单元通过PXI总线从已设定好的基地址开始，进行NL次连续遍历取数，依次获取NL个K₃位宽的数据数组X_NL；

步骤(3)：判断数据数组X_NL是否需进行无用数据的剔除处理，是则对X_NL进行无用数据剔除处理，并得到N₅个含有有用AD数据的PXI读取的SRAM新数据数组X_L；否则将数据数组X_NL直接赋值给数据数组X_L；

步骤(4)：对数据数组X_L进行AD数据的分离处理，得到从SRAM中读取的N个高速AD采样数据数组X，X数据传给下一个流程进行其他信号分析处理，并返回步骤(1)，等待下一批数据的传输解析处理。

可选地，所述步骤(1)中，所述的PXI地址总线译码为由SRAM地址空间寻址地址段和地址选通控制地址段组成；

其中，SRAM地址空间寻址地址段位宽为W₂，由SRAM器件的地址总线宽度来决定，该段内地址总线在FPGA中与SRAM地址总线对接；地址选通控制地址段位宽为W₁；PXI地址总线的低W₁-1位到0位定义为地址选通控制地址段， PXI地址总线的W₂+W₁-1位到W₁位定义为SRAM地址空间寻址地址段。

可选地，所述的地址选通控制地址段位宽W₁的确定方法为：其需满足如下关系：

其中，N₁定义为一次SRAM读取数据包含的完整AD采样数据的最大个数， N₂定义为一次PXI总线读取数据最大包含的完整AD采样数据个数；