[发明专利]一种基于宽口SRAM存储的高速AD数据PXI总线传输解析方法

权利要求书

1.一种基于宽口SRAM存储的高速AD数据PXI总线传输解析方法，其特征在于，包括以下步骤：

步骤(1)：对于已经存入SRAM中的N次高速AD采样数据的PXI总线读取传输解析过程，首先需依据SRAM数据总接口宽度K₁、高速AD采样量化位宽K₂、PXI总线数据接口宽度K₃、SRAM地址总线宽度W₂来确定PXI地址总线译码组成和PXI总线从SRAM中读取N次高速AD采样数据所实际需进行的读取次数NL；

步骤(2)：PXI总线实际需进行读取操作的次数NL确定后，则上位机主控单元通过PXI总线从已设定好的基地址开始，进行NL次连续遍历取数，依次获取NL个K₃位宽的数据数组X_NL；

步骤(3)：判断数据数组X_NL是否需进行无用数据的剔除处理，是则对X_NL进行无用数据剔除处理，并得到N₅个含有有用AD数据的PXI读取的SRAM新数据数组X_L；否则将数据数组X_NL直接赋值给数据数组X_L；

步骤(4)：对数据数组X_L进行AD数据的分离处理，得到从SRAM中读取的N个高速AD采样数据数组X，X数据传给下一个流程进行其他信号分析处理，并返回步骤(1)，等待下一批数据的传输解析处理。

2.如权利要求1所述的一种基于宽口SRAM存储的高速AD数据PXI总线传输解析方法，其特征在于，所述步骤(1)中，所述的PXI地址总线译码为由SRAM地址空间寻址地址段和地址选通控制地址段组成；

其中，SRAM地址空间寻址地址段位宽为W₂，由SRAM器件的地址总线宽度来决定，SRAM地址空间寻址地址段在FPGA中与SRAM地址总线对接；地址选通控制地址段位宽为W₁；PXI地址总线的低W₁-1位到0位定义为地址选通控制地址段，PXI地址总线的W₂+W₁-1位到W₁位定义为SRAM地址空间寻址地址段。

3.如权利要求2所述的一种基于宽口SRAM存储的高速AD数据PXI总线传输解析方法，其特征在于，所述的地址选通控制地址段位宽W₁的确定方法为：其需满足如下关系：

其中，N₁定义为一次SRAM读取数据包含的完整AD采样数据的最大个数，N₂定义为一次PXI总线读取数据最大包含的完整AD采样数据个数；

其中，的值设为N₃，表示一次SRAM读取数据通过PXI总线进行传输所需的次数；N₁％N₂的值设为N₄，若N₄大于0，表示最后一次读取的AD数据个数少于N₂。

4.如权利要求3所述的一种基于宽口SRAM存储的高速AD数据PXI总线传输解析方法，其特征在于，所述的一次SRAM读取数据包含的完整AD采样数据的最大个数N₁的确定方法为K₁与K₂比值的最大正整数取值：所读的一次SRAM数据中AD数据以采样顺序由低到高排列。

5.如权利要求4所述的一种基于宽口SRAM存储的高速AD数据PXI总线传输解析方法，其特征在于，所述的N₁的确定方法中，当K₁与K₂比值为整数时，SRAM存储资源实现AD数据存储的最大利用率。

6.如权利要求3所述的一种基于宽口SRAM存储的高速AD数据PXI总线传输解析方法，其特征在于，所述的一次PXI总线读取数据最大包含的完整AD采样数据个数N₂的确定方法为K₃与K₂比值的最大正整数取值：