[发明专利]一种半导体器件及其制造方法在审
| 申请号： | 201510399764.7 | 申请日： | 2015-07-09 |
| 公开（公告）号： | CN105097698A | 公开（公告）日： | 2015-11-25 |
| 发明（设计）人： | 谢将相;梁发正 | 申请（专利权）人： | 北京慧摩尔科技有限公司;谢将相 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100084 北京市海淀区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 及其 制造 方法 | ||
1.一种半导体器件的制造方法，包括：
在单晶硅衬底中形成浅沟槽，定义出由所述浅沟槽包围的NMOS区域和PMOS区域；
向沟槽中填充二氧化硅，分别形成包围NMOS区域的浅沟槽隔离STI1和包围PMOS区域的PMOS浅沟槽隔离STI2；
对PMOS浅沟槽隔离STI2的二氧化硅进行掺杂处理，形成具有张应力的PMOS浅沟槽隔离STI2；
在衬底上NMOS区域、PMOS区域和包围NMOS区域的浅沟槽隔离STI1上形成栅极堆叠结构；
在NMOS区域和PMOS区域的栅极堆叠结构周围形成栅极侧墙；
选择性刻蚀PMOS区域衬底，在栅极侧墙两侧形成PMOS源漏沟槽，该PMOS源漏沟槽的深度小于浅沟槽隔离STI2的深度；
在PMOS源漏沟槽中形成SiGe或SiGe:C的第一源漏提升区；
选择性在NMOS区域和PMOS区域衬底上形成Si或Si:C盖层，同时作为NMOS区域的第二源漏提升区。
2.根据权利要求1所述的半导体器件的制造方法，其中所述硅衬底还可以是单晶锗、应变硅、绝缘体上硅、锗硅绝缘体上锗、或者化合物半导体。
3.根据权利要求1所述的半导体器件的制造方法，其中掺杂的是锑，掺杂的方法是离子注入，且注入的能量范围是50千电子伏特到200千电子伏特。
4.根据权利要求1所述的半导体器件的制造方法，其中选择性刻蚀PMOS区域衬底，在栅极侧墙两侧形成PMOS源漏沟槽的步骤进一步包括：
在整个器件上形成保护层；选择性蚀刻保护层，暴露PMOS区域栅极侧墙两侧的衬底；蚀刻PMOS区域栅极侧墙两侧的衬底，形成PMOS源漏沟槽。
5.根据权利要求1所述的半导体器件的制造方法，其中PMOS源漏沟槽的深度小于浅沟槽隔离的深度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京慧摩尔科技有限公司;谢将相，未经北京慧摩尔科技有限公司;谢将相许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510399764.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种绝缘管封装芯片的方法及结构
- 下一篇：基板处理系统及其处理方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
