[发明专利]配线电路基板和其制造方法

说明书

本发明提供配线电路基板和其制造方法。在绝缘层上形成写入用配线图案。以至少与写入用配线图案的表面的第1部分直接接触的状态覆盖写入用配线图案地在绝缘层上形成覆盖层。以与写入用配线图案电连接且自覆盖层暴露的方式在绝缘层上形成连接端子。

技术领域

本发明涉及配线电路基板和其制造方法。

背景技术

以往，在各种电气设备或电子设备中使用配线电路基板。在日本特开2012－235013号公报中，示出了带电路的悬挂用基板作为在磁盘装置中为了将磁头定位而使用的配线电路基板。

在日本特开2012－235013号公报的配线电路基板中，在导电性的支承基板上形成绝缘性的基底层。在基底层上形成导体电路图案。利用非电解镀镍在导体电路图案的表面形成金属覆膜。以覆盖形成有金属覆膜的导体电路图案的方式形成覆盖层。以自覆盖层暴露的方式在导体电路图案的端部形成连接端子。

近年来，用于电气设备或电子设备的电信号的高频化不断发展。然而，在利用日本特开2012－235013号公报那样的配线电路基板的导体电路图案来传输高频电信号的情况下，会使电信号的损失增加。因此，对于配线电路基板，要求在较高的频带中也能够降低电信号的传输损失。

发明内容

本发明的目的在于，提供在较高的频带中也能够降低电信号的损失的配线电路基板和其制造方法。

本发明者进行了各种实验和研究，结果发现，通过使配线图案不经由金属薄膜而直接接触覆盖层，能够降低较高的频带中的电信号的传输损失，从而想到了以下的本发明。

(1)本发明的一技术方案提供一种配线电路基板，其中，该配线电路基板包括：第1绝缘层；配线图案，其形成在第1绝缘层上；第2绝缘层，其以覆盖配线图案的方式形成在第1绝缘层上；以及连接端子，其以与配线图案电连接且自第2绝缘层暴露的方式形成在第1绝缘层上，配线图案的表面具有第1部分，第2绝缘层以与配线图案的至少第1部分直接接触的状态覆盖配线图案。

在该配线电路基板中，在第1绝缘层上形成有配线图案。以至少与配线图案的表面的第1部分直接接触的状态覆盖配线图案地在第1绝缘层上形成第2绝缘层。以与配线图案电连接且自第2绝缘层暴露的方式在第1绝缘层上形成连接端子。

采用该结构，配线图案的至少第1部分与第2绝缘层直接接触。本发明者经过所述实验和研究，结果发现：通过使配线图案与第2绝缘层直接接触，能使电信号的传输损失降低。由此，在较高频带中，也能够降低电信号的传输损失。

(2)也可以是，配线图案的表面具有与第1部分不同的第2部分，在配线图案的第2部分上形成金属薄膜，第2绝缘层形成为以与配线图案的第1部分直接接触且与金属薄膜相接触的状态覆盖配线图案。

在该情况下，能够降低电信号在配线图案的第1部分中的传输损失并易于在第2部分处提高配线图案与第2绝缘层之间的密合性。由此，能够防止第2绝缘层剥离并降低在较高的频带中的电信号的传输损失。另外，不需要对整个配线图案实施使配线图案与第2绝缘层密合的表面处理。

(3)也可以是，配线图案具有与连接端子相连接的端部，配线图案的第2部分位于配线图案的端部的表面。

在该情况下，能在配线图案的端部提高配线图案与第2绝缘层之间的密合性。由此，能够防止第1绝缘层与第2绝缘层之间在配线图案的端部产生间隙。其结果，能够防止在制造配线电路基板时使用的药液浸入到第1绝缘层与第2绝缘层之间。

(4)也可以是，第1部分是配线图案的除了第2部分以外的部分。

在该情况下，能够在配线图案的端部提高配线图案与第2绝缘层之间的密合性并能够降低电信号在配线图案的除了端部以外的所有部分中的传输损失。