[发明专利]悬空栅极鳍形半导体器件制备方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种悬空栅极鳍形半导体器件制备方法。

背景技术

随着集成电路的发展，器件尺寸越来越小，集成度越来越高。随着半导体器件特征尺寸由于器件尺寸越来越小而不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅，双栅，多栅等新工艺的应用。

目前鳍式场效应管在小尺寸领域被广发使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(shortchanneleffect)的特殊性能，正是半导体业界所追求的。由于器件沟道被栅极包围，所以器件漏场的影响也被消除，有效抑制了器件的漏电及穿通问题。由于全包围栅极悬空于底部衬底，因此全包围栅极器件的制造工艺较为复杂。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够实现全包围栅极的悬空栅极鳍形半导体器件制备方法。

为了实现上述技术目的，根据本发明，提供了一种悬空栅极鳍形半导体器件制备方法，包括：第一步骤，其中提供衬底，并且在所述衬底上形成具有翅片结构硅基体，该翅片结构硅基体包含源极结构、漏极结构以及位于所述源极结构和漏极结构之间的鳍形沟道结构；第二步骤，其中在鳍形沟道结构和衬底表面上覆盖氧化物层；第三步骤，其中干法蚀刻或SICONI蚀刻氧化物层直到鳍形沟道结构顶部上表面及顶部拐角处的鳍形沟道结构材料露出；第四步骤，其中对露出的鳍形沟道结构进行外延生长，以形成处于鳍形沟道结构顶部的膨胀区域；第五步骤，其中去除剩余的氧化物层；第六步骤，其中热氧化处理使所述鳍形沟道结构被完全氧化成氧化物，并且使得所述膨胀区域的表层被氧化成氧化物，所述膨胀区域的内层保持为未氧化状态；第七步骤，其中去除氧化物，以便由暴露的内层形成悬空于衬底上方的沟道。

优选地，所述悬空栅极鳍形半导体器件制备方法还包括第八步骤，其中通过原子层沉积，形成全包围所述内层的第一高介电常数材料层，并同时在所述衬底表面形成第二高介电常数材料层。

优选地，所述悬空栅极鳍形半导体器件制备方法还包括第九步骤，其中通过溅射在高介电常数层表面沉积第一金属材料层，并同时在所述第二高介电常数材料层表面形成第二金属材料层。

优选地，所述悬空栅极鳍形半导体器件制备方法还包括第九步骤，其中在高介电常数层表面沉积第一多晶硅材料层，并同时在所述第二高介电常数材料层表面形成第二多晶硅材料层。

优选地，所述膨胀区域为圆球体形状或者椭圆体形状或者三角形结构。

优选地，所述翅片结构硅基体由单晶硅构成。

优选地，所述翅片结构硅基体由锗硅或碳硅构成。

优选地，所述氧化物层为氧化硅。

优选地，所述氧化物层为SION。

优选地，在第七步骤中通过湿法蚀刻去除氧化物。

本发明提供了一种能够实现全包围栅极的悬空栅极鳍形半导体器件制备方法。而且，本发明在鳍式场效应管结构中有效地抑制了短沟道效应、漏场和穿通等问题，提高了器件性能。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1和图2示意性地示出了根据本发明优选实施例的悬空栅极鳍形半导体器件制备方法的第一步骤。

图3示意性地示出了根据本发明优选实施例的悬空栅极鳍形半导体器件制备方法的第二步骤。

图4示意性地示出了根据本发明优选实施例的悬空栅极鳍形半导体器件制备方法的第三步骤。

图5示意性地示出了根据本发明优选实施例的悬空栅极鳍形半导体器件制备方法的第四步骤。

图6示意性地示出了根据本发明优选实施例的悬空栅极鳍形半导体器件制备方法的第五步骤。

图7示意性地示出了根据本发明优选实施例的悬空栅极鳍形半导体器件制备方法的第六步骤。

图8示意性地示出了根据本发明优选实施例的悬空栅极鳍形半导体器件制备方法的第七步骤。

图9示意性地示出了根据本发明优选实施例的悬空栅极鳍形半导体器件制备方法的第八步骤。

图10和图11示意性地示出了根据本发明优选实施例的悬空栅极鳍形半导体器件制备方法的第九步骤。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式