[发明专利]一种带有失调校正功能的高速比较器

说明书

本发明提供一种带有失调校正功能的高速比较器，包括比较模块、失调校正模块和时钟模块；其中，比较模块用于完成输入信号的比较功能；校正模块以注入电流的方式消除高速比较器的失调电压；失调校正模块在高速比较器正常转换前进行校正；校正开始后，逐次逼近逻辑控制电流源阵列根据比较器的输出结果，向预放大锁存级注入电流，降低比较器的失调；校正完成后，高速比较器进入正常工作模式；时钟模块分为比较模块时钟电路和校正模块时钟电路，前者用于生成控制比较模块各级的时钟信号，后者用于生成控制校正模块的时钟信号。本发明只需要两相时钟，降低了时序复杂度，能达到更高的工作频率，在同等工作频率下具有更低的功耗。

技术领域

本发明涉及集成电路模数转换器设计领域，特别是一种带有失调校正功能的高速比较器。

背景技术

比较器是一个将两个模拟信号进行比较的器件，根据两个模拟信号的相对大小产生相应的二进制输出。模拟信号是在任何给定的时刻幅值都连续变化的信号，理想的二进制信号是指在任何给定的时刻只能取两个给定值中的一个的信号，实际的二进制信号除了上述两个给定值之外，还存在一个过渡区间，比较器的输出在由一个值跳变到另一个值的时候，能够以较快的速度通过这个区间。

当比较器的正向输入端的幅值大于反相输入端的幅值，即Vp>Vn时，比较器输出为逻辑“1”，通常为电源电压(VDD)，当比较器的正向输入端的幅值小于反相输入端的幅值，即Vp<Vn时，比较器的输出为逻辑“0”，通常为地电位(GND)。对于实际的比较器，Vp与Vn的差值会影响判别结果是否正确，Vp与Vn的差值过小时，有可能出现判别错误，只有当两者的差值超过一定的幅度时，比较器才能输出正确的结果，这个幅度称为比较器的精度。不考虑精度影响的前提下，对于理想的比较器，输入电压之差的极性发生变化时，输出会发生跳变，但对于实际的比较器，由于器件失配等因素的影响，输入电压之差的极性发生变化时，输出并不会发生变化，直到输入之差达到某个VOS值时，输出才有变化，这个差值被定义为比较器的失调电压，它的极性和幅值是随机的，并且对数据转换器的性能有很大影响。因此比较器需要相应的校正技术来降低失调电压，称为失调校正功能。

比较器按结构可以分为两大类，一种是放大器结构，另一种是锁存器结构。放大器结构的比较器具有正指数响应特性，比较器的增益可以表示为：

Av(s)＝Av(0)/(1+s/ωc)＝Av(0)/(1+sτ)；

其中，Av(0)是比较器的直流增益，ωc＝1/τ是比较器频率响应的-3dB频率，其中τ为时间常数，s是信号与系统里的基础元素。

锁存器结构比较器又称可再生比较器或者双稳态电路，锁存器的响应时间可以表示为：

其中为τL时间常数，Vi为初始信号值，t表示时间，e为自然对数。

通常，高速比较器会采用预放大器加锁存器的混合结构(常见的比较器结构如图1所示)。