[发明专利]一种高K金属栅极结构的制作方法在审
| 申请号： | 201510367057.X | 申请日： | 2015-06-29 |
| 公开（公告）号： | CN104900505A | 公开（公告）日： | 2015-09-09 |
| 发明（设计）人： | 鲍宇;周军;朱亚丹 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L21/265 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人： | 吴世华;陈慧弘 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 金属 栅极 结构 制作方法 | ||
1.一种高K金属栅极结构的制作方法，其特征在于，包括以下步骤：
步骤S01：提供一形成有多晶硅伪栅极的CMOS结构，所述CMOS结构具有NMOS和PMOS区域，在所述CMOS结构上沉积一接触刻蚀阻挡层，然后，覆盖一层间介质隔离层；
步骤S02：通过CMP平坦化至多晶硅露出；
步骤S03：去除NMOS和PMOS区域的所述多晶硅伪栅极，形成栅极沟槽；
步骤S04：依次沉积界面层、高K介质层和高压应力保护层；
步骤S05：对NMOS区域的所述高压应力保护层进行离子注入，以使其应力得到释放；
步骤S06：在栅极沟槽内淀积栅极金属，形成金属栅极。
2.根据权利要求1所述的高K金属栅极结构的制作方法，其特征在于，所述界面层为氧化硅。
3.根据权利要求2所述的高K金属栅极结构的制作方法，其特征在于，所述界面层的厚度不大于10埃。
4.根据权利要求1所述的高K金属栅极结构的制作方法，其特征在于，步骤S04中,依次沉积界面层、高K介质层和高拉应力保护层；步骤S05中，对PMOS区域的所述高拉应力保护层进行离子注入，以使其应力得到释放。
5.根据权利要求1或4所述的高K金属栅极结构的制作方法，其特征在于，步骤S05中，采用Si离子或N离子等离子体，对所述保护层进行离子注入。
6.根据权利要求5所述的高K金属栅极结构的制作方法，其特征在于，所述保护层为TiN。
7.根据权利要求1所述的高K金属栅极结构的制作方法，其特征在于，所述接触刻蚀阻挡层为SiN。
8.根据权利要求1所述的高K金属栅极结构的制作方法，其特征在于，所述层间介质隔离层为氧化硅。
9.根据权利要求7所述的高K金属栅极结构的制作方法，其特征在于，采用等离子化学汽相沉积生长所述SiN接触刻蚀阻挡层。
10.根据权利要求1所述的高K金属栅极结构的制作方法，其特征在于，采用湿法刻蚀去除所述多晶硅伪栅极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510367057.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：原子层沉积氮化硅膜的原位碳和氧掺杂
- 下一篇：清洗焊盘的方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
