[发明专利]基于FPGA的逻辑画面叠加装置及方法

说明书

技术领域

本发明涉及液晶模组的显示和测试技术领域，具体涉及一种基于FPGA(Field－Programmable Gate Array，即现场可编程门阵列)的逻辑画面叠加装置及方法。

背景技术

随着液晶显示模组的分辨率越来越大，显示效果越来越清晰，对模组的研发、生产、检测等环节的技术要求也越来越高。因此在对模组的检测环节中，既需要对模组的每个像素的工作状态进行检测，又需要对模组对显示整体画面效果进行检测，为达到这两个目标，需要通过用不同类型的画面点屏来实现，如通过叠加的逻辑画面来点屏测试，

现有技术中还没有任何图形信号产生装置能产生用于液晶模组检测的叠加逻辑画面，无法满足高分辨率液晶显示模组检测的要求。

发明内容

本发明的目的在于提供一种基于FPGA的逻辑画面叠加装置及方法，该装置和方法可通过FPGA实现逻辑画面之间的叠加。

为实现上述目的，本发明所设计的基于FPGA的逻辑画面叠加装置，它包括上层接口模块、图像参数缓存模块、图像参数转换模块、逻辑画面叠加控制模块、逻辑画面产生模块、图像产生控制模块、图像存储控制模块、RGB(红、绿、蓝三色)画面输出模块、RGB画面时序产生模块和多传输链路低电压差分信号传输模块；

其中，所述上层接口模块的逻辑画面参数输出端连接图像参数缓存模块的信号输入端，图像参数缓存模块的信号输出端连接图像参数转换模块的逻辑画面缓存参数输入端，所述图像参数转换模块的逻辑画面参数及控制命令输出端分别连接逻辑画面叠加控制模块和逻辑画面产生模块的信号输入端，逻辑画面叠加控制模块和逻辑画面产生模块的信号输出端连接图像产生控制模块的图像数据输入端，图像产生控制模块的信号输出端连接图像存储控制模块的信号输入端，图像存储控制模块的通信端连接RGB画面输出模块的通信端，RGB画面时序产生模块的RGB同步信号输出端连接RGB画面输出模块的RGB同步信号输入端，所述RGB画面输出模块的RGB图像信号输出端连接多传输链路低电压差分信号传输模块的RGB图像信号输入端，多传输链路低电压差分信号传输模块的LVDS视频信号输出端用于连接待测液晶模组；

所述上层接口模块的LVDS(Low-Voltage Differential Signaling，低电压差分信号)传输编码控制信号输出端、模组显示色阶位宽控制信号输出端和LVDS传输链路数控制信号输出端分别连接多传输链路低电压差分信号传输模块对应的LVDS传输编码控制信号输入端、模组显示色阶位宽控制信号输入端和LVDS传输链路数控制信号输入端；

所述图像参数转换模块的液晶模组图像时序信号输出端连接RGB画面时序产生模块的液晶模组图像时序信号输入端，图像参数转换模块的图像控制信号输出端分别连接RGB画面输出模块和图像产生控制模块的图像控制信号输入端，所述图像存储控制模块的图像存储状态信号输出端连接图像参数转换模块的图像存储状态信号输入端。

一种利用上述基于FPGA的逻辑画面叠加装置进行逻辑画面叠加的方法，其特征在于，它包括如下步骤：

步骤1：上位机将液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、多组所需逻辑画面的配置信息发送给上层接口模块，上述每组所需逻辑画面的配置信息包括所需逻辑画面的类型编号、所需逻辑画面产生参数、所需逻辑画面的RGB各分量颜色值、所需逻辑画面的背景色和所需逻辑画面填充参数；

步骤2：上层接口模块将液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、多组所需逻辑画面配置信息进行解析，并将解析后的液晶模组水平分辨率、液晶模组垂直分辨率、液晶模组图像显示时序、多组所需逻辑画面配置信息保存到图像参数缓存模块中；

步骤3：图像参数转换模块读取图像参数缓存模块中缓存的多组所需逻辑画面配置信息，图像参数转换模块根据多组所需逻辑画面配置信息向逻辑画面产生模块传输液晶模组水平分辨率、液晶模组垂直分辨率、多组所需逻辑画面的配置参数传输控制命令和显示逻辑画面配置信息；

同时，图像参数转换模块将液晶模组图像显示时序发给RGB画面时序产生模块以产生液晶模组图像显示的时序；

步骤4：图像参数转换模块完成步骤3所述的操作后，图像参数转换模块向图像产生控制模块发送图像控制信号，用于启动后续图像存储控制模块、DDR存储器模块(Double Data Rate双倍速率同步动态随机存储器)、RGB画面输出模块和RGB画面时序产生模块产生画面；