[发明专利]基于FPGA的逻辑画面叠加装置及方法有效
| 申请号： | 201510324207.9 | 申请日： | 2015-06-12 |
| 公开（公告）号： | CN104900204B | 公开（公告）日： | 2017-05-17 |
| 发明（设计）人： | 彭骞;朱亚凡;欧昌东;许恩;邓标华;沈亚非;陈凯 | 申请（专利权）人： | 武汉精测电子技术股份有限公司 |
| 主分类号： | G09G3/36 | 分类号： | G09G3/36;G09G3/00 |
| 代理公司： | 武汉开元知识产权代理有限公司42104 | 代理人： | 黄行军,李满 |
| 地址： | 430070 湖北省武汉*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 fpga 逻辑 画面 叠加 装置 方法 | ||
1.一种基于FPGA的逻辑画面叠加装置，它包括上层接口模块(1)、图像参数缓存模块(2)、图像参数转换模块(3)、逻辑画面叠加控制模块(4)、逻辑画面产生模块(6)、图像产生控制模块(7)、图像存储控制模块(8)、RGB画面输出模块(10)、RGB画面时序产生模块(11)和多传输链路低电压差分信号传输模块(13)；
其中，所述上层接口模块(1)的逻辑画面参数输出端连接图像参数缓存模块(2)的信号输入端，图像参数缓存模块(2)的信号输出端连接图像参数转换模块(3)的逻辑画面缓存参数输入端，所述图像参数转换模块(3)的逻辑画面参数及控制命令输出端分别连接逻辑画面叠加控制模块(4)和逻辑画面产生模块(6)的信号输入端，逻辑画面叠加控制模块(4)和逻辑画面产生模块(6)的信号输出端连接图像产生控制模块(7)的图像数据输入端，图像产生控制模块(7)的信号输出端连接图像存储控制模块(8)的信号输入端，图像存储控制模块(8)的通信端连接RGB画面输出模块(10)的通信端，RGB画面时序产生模块(11)的RGB同步信号输出端连接RGB画面输出模块(10)的RGB同步信号输入端，所述RGB画面输出模块(10)的RGB图像信号输出端连接多传输链路低电压差分信号传输模块(13)的RGB图像信号输入端，多传输链路低电压差分信号传输模块(13)的LVDS视频信号输出端用于连接待测液晶模组(5)；
所述上层接口模块(1)的LVDS传输编码控制信号输出端、模组显示色阶位宽控制信号输出端和LVDS传输链路数控制信号输出端分别连接多传输链路低电压差分信号传输模块(13)对应的LVDS传输编码控制信号输入端、模组显示色阶位宽控制信号输入端和LVDS传输链路数控制信号输入端；
所述图像参数转换模块(3)的液晶模组图像时序信号输出端连接RGB画面时序产生模块(11)的液晶模组图像时序信号输入端，图像参数转换模块(3)的图像控制信号输出端分别连接RGB画面输出模块(10)和图像产生控制模块(7)的图像控制信号输入端，所述图像存储控制模块(8)的图像存储状态信号输出端连接图像参数转换模块(3)的图像存储状态信号输入端。
2.根据权利要求1所述的基于FPGA的逻辑画面叠加装置，其特征在于：所述逻辑画面产生模块(6)还能连接外部逻辑画面功能扩展卡(12)。
3.根据权利要求1所述的基于FPGA的逻辑画面叠加装置，其特征在于：所述图像存储控制模块(8)还连接有DDR存储器模块(9)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉精测电子技术股份有限公司，未经武汉精测电子技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510324207.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种源极驱动线路板和显示装置
- 下一篇：像素电路及驱动方法、显示装置
