[发明专利]阵列基板

说明书

技术领域

本发明涉及显示技术领域，具体的说，涉及一种阵列基板。

背景技术

随着显示技术的发展，液晶显示器已经成为最为常见的显示装置。在液晶显示器中，由多条交错的扫描线和数据线控制每个子像素单元显示的灰阶，从而实现整幅图像的显示。

如图1所示，扫描线传输的扫描信号是从导致液晶左右两侧的覆晶薄膜(Chip On Film，简称COF)输入的，因为扫描线自身的RC延迟，会使扫描信号输入时原本正常的波形传输到中间后发生失真(Distortion)，失真的扫描信号会导致液晶面板中间的子像素单元的充电率降低，使液晶面板中间的亮度降低，而出现两侧发白的现象。特别是在图像整体为低灰阶的情况下，人眼更为敏感，因此两侧发白的现象也更加明显。因此，目前的液晶显示器普遍存在两侧发白的现象。

发明内容

本发明的目的在于提供一种阵列基板，以解决现有的液晶显示器存在两侧发白的技术问题。

本发明提供一种阵列基板，包括多个子像素单元，以及与每行子像素单元对应的扫描线、公共电极线，与每列子像素单元对应的数据线；

每个子像素单元中包括主像素电极、次像素电极、第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；

数据电压通过第一薄膜晶体管充入主像素电极，数据电压通过第二薄膜晶体管充入次像素电极，第三薄膜晶体管用于降低次像素电极的数据电压；

在扫描线的延伸方向上，位于所述阵列基板中间的子像素单元中的第三薄膜晶体管的沟道宽长比，小于位于所述阵列基板两端的子像素单元中的第三薄膜晶体管的沟道宽长比。

进一步的是，在一个子像素单元中，第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管的栅极连接同一条扫描线，第一薄膜晶体管、第二薄膜晶体管的源极连接同一条数据线；

第一薄膜晶体管的漏极连接主像素电极，第二薄膜晶体管的漏极连接次像素电极；

第三薄膜晶体管的源极连接第二薄膜晶体管的漏极，第三薄膜晶体管的漏极连接公共电极线。

优选的是，在扫描线的延伸方向上，从所述阵列基板的中间至两端，子像素单元中的第三薄膜晶体管的沟道宽长比逐渐增大。

进一步的是，在扫描线的延伸方向上，所述阵列基板分为多个区域；

越靠近所述阵列基板的两端的区域中，子像素单元中的第三薄膜晶体管的沟道宽长比越大。

优选的是，在位于所述阵列基板的中间的区域中，子像素单元中的第三薄膜晶体管的沟道宽长比的值在2.5至2.6以内；

在位于所述阵列基板的两端的区域中，子像素单元中的第三薄膜晶体管的沟道宽长比的值在3至3.1以内。

优选的是，所述阵列基板共分为21个区域。

在一种实施方式中，每个子像素单元中的第三薄膜晶体管均呈平行结构。

优选的是，在每个子像素单元中，第三薄膜晶体管的沟道的长度均为5微米；

在位于所述阵列基板的中间的区域中，子像素单元中的第三薄膜晶体管的沟道的宽度为12.5微米；

在位于所述阵列基板的两端的区域中，子像素单元中的第三薄膜晶体管的沟道的宽度为15微米。

在另一种实施方式中，每个子像素单元中的第三薄膜晶体管均呈马蹄形结构。

优选的是，在每个子像素单元中，第三薄膜晶体管的沟道的弧形部分的内径均为2微米，第三薄膜晶体管的沟道的直线部分的长度均为0；

在位于所述阵列基板的中间的区域中，子像素单元中的第三薄膜晶体管的沟道的弧形部分的外径为7微米；

在位于所述阵列基板的两端的区域中，子像素单元中的第三薄膜晶体管的沟道的弧形部分的外径为5.5微米。

本发明带来了以下有益效果：本发明提供的阵列基板中，子像素单元采用了低色偏(Low Color Shift，简称LCS)设计，也就是将每个子像素单元分为主像素区域和次像素区域。在显示过程中，利用第三薄膜晶体管使次像素电极的数据电压低于主像素电极的数据电压，进而使次像素区域的亮度低于主像素区域，同时主像素区域与次像素区域中液晶分子的偏转角度也不同，以改善液晶显示器的大视角色偏现象。

此外，位于阵列基板中间的第三薄膜晶体管的沟道宽长比较小，位于阵列基板两端的第三薄膜晶体管的沟道宽长比较大，会使位于阵列基板两端的次像素电极的数据电压降低的幅度较大，则位于阵列基板两端的子像素单元整体的亮度降低的幅度也较大，从而显著改善了现有的液晶显示器存在两侧发白的技术问题。