[发明专利]阵列基板

权利要求书

1.一种阵列基板，其特征在于，包括多个子像素单元，以及与每行子像素单元对应的扫描线、公共电极线，与每列子像素单元对应的数据线；

每个子像素单元中包括主像素电极、次像素电极、第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；在每个子像素单元中，第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管的栅极连接同一条扫描线，第一薄膜晶体管、第二薄膜晶体管的源极连接同一条数据线；第一薄膜晶体管的漏极连接主像素电极，第二薄膜晶体管的漏极连接次像素电极；第三薄膜晶体管的源极连接第二薄膜晶体管的漏极，第三薄膜晶体管的漏极连接公共电极线；其中

数据电压通过第一薄膜晶体管充入主像素电极，数据电压通过第二薄膜晶体管充入次像素电极，第三薄膜晶体管用于降低次像素电极的数据电压；

在扫描线的延伸方向上，位于所述阵列基板中间的子像素单元中的第三薄膜晶体管的沟道宽长比，小于位于所述阵列基板两端的子像素单元中的第三薄膜晶体管的沟道宽长比。

2.根据权利要求1所述的阵列基板，其特征在于，在扫描线的延伸方向上，从所述阵列基板的中间至两端，子像素单元中的第三薄膜晶体管的沟道宽长比逐渐增大。

3.根据权利要求1所述的阵列基板，其特征在于，在扫描线的延伸方向上，所述阵列基板分为多个区域；

越靠近所述阵列基板的两端的区域中，子像素单元中的第三薄膜晶体管的沟道宽长比越大。

4.根据权利要求3所述的阵列基板，其特征在于，在位于所述阵列基板的中间的区域中，子像素单元中的第三薄膜晶体管的沟道宽长比的值在2.5至2.6以内；

在位于所述阵列基板的两端的区域中，子像素单元中的第三薄膜晶体管的沟道宽长比的值在3至3.1以内。

5.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板共分为21个区域。

6.根据权利要求3所述的阵列基板，其特征在于，每个子像素单元中的第三薄膜晶体管均呈平行结构。

7.根据权利要求6所述的阵列基板，其特征在于，在每个子像素单元中，第三薄膜晶体管的沟道的长度均为5微米；

在位于所述阵列基板的中间的区域中，子像素单元中的第三薄膜晶体管的沟道的宽度为12.5微米；

在位于所述阵列基板的两端的区域中，子像素单元中的第三薄膜晶体管的沟道的宽度为15微米。

8.根据权利要求3所述的阵列基板，其特征在于，每个子像素单元中的第三薄膜晶体管均呈马蹄形结构。

9.根据权利要求8所述的阵列基板，其特征在于，在每个子像素单元中，第三薄膜晶体管的沟道的弧形部分的内径均为2微米，第三薄膜晶体管的沟道的直线部分的长度均为0；

在位于所述阵列基板的中间的区域中，子像素单元中的第三薄膜晶体管的沟道的弧形部分的外径为7微米；

在位于所述阵列基板的两端的区域中，子像素单元中的第三薄膜晶体管的沟道的弧形部分的外径为5.5微米。