[发明专利]一种LDO电路及其供电方法,FPGA芯片

说明书

技术领域

本发明涉及现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)芯片的技术领域，特别是一种LDO电路及其供电方法，FPGA芯片。

背景技术

LDO电路广泛应用于电路系统中，作用是产生稳定的电压输出，给数字电路以及对电源敏感的模拟电路提供电源，从而保证整个系统的稳定工作。目前，LDO电路结构在产品应用中多采用带隙基准源加运放的结构，通过运放负反馈实现电压的精确控制。

虽然现有的LDO电路结构能够实现比较高精度的稳压输出，但是整个电路结构中既包含带隙基准源BGR，又包含有运算放大器OP，这就必然会导致电路的整体功耗比较高，即使BGR和LDO都采用低功耗的电路结构，其静态电流之和也会达到10uA,这对于处于睡眠状态，静态电流仅有几十微安的低功耗FPGA芯片是一个不小的消耗。

发明内容

本发明的目的是为了解决现有技术存在的上述不足，提供一种通过对LDO电路及其供电方法的优化，实现在例如FPGA处于睡眠状态时，消耗极低功耗持续给配置存储器持续稳定供电使存储数据保持的电路及方法。

为实现上述目的，第一方面，本发明提供了一种LDO电路，该电路包括：第一输出支路和第二输出支路；

第一输出支路和第二输出支路与第一外部功能模块连接；

根据第二外部功能模块提供的配置信息，由第一输出支路向第一外部功能模块输出第一输出电压或者由第二输出支路向第一外部功能模块输出第二 输出电压。

优选地，第一外部功能模块和第二外部功能模块为FPGA芯片内部的功能模块。

优选地，第一输出支路包括：带隙基准源、第一运算放大器、第二运算放大器、第一功率管、第一电源电压和第一电阻及可用配置位调节电阻组成的电源网络；配置信息包括第一控制信号、第二控制信号和第三控制信号；

第一运算放大器接入第一控制信号；第二运算放大器接入第二控制信号；带隙基准源的输出脚与第一运算放大器的反向输入端相连接；第一运算放大器正向输入端与可用配置位调节电阻、第一电阻相连接；第一电阻的另一端接地；第一运算放大器的正向输出端与第二运算放大器的反向输入端相连接；第一运算放大器的反向输出端与第二运算放大器的正向输入端相连接；第二运算放大器的输出端与第一功率管的栅极相连接；第一功率管的源极与第一电源电压相连接；第一功率管的漏极与可用配置位调节电阻的另一端、第二输出支路相连接；

第二输出支路包括：第二电源电压和第二功率管；第二功率管的漏极与第一功率管的漏极相连接；第二功率管的栅极接入第三控制信号；第二功率管的源极与第二电源电压相连接。

优选地，当第一控制信号和第二控制信号为第一电平，第三控制信号为第二电平时，第一输出支路向第一外部功能模块输出第一输出电压；

当第一控制信号和第二控制信号为第二电平，第三控制信号为第一电平时，第二输出支路向第一外部功能模块输出第二输出电压。

优选地，第一输出支路还包括：第一补偿电容和第二补偿电容；

第二运算放大器的正向输入端与输出端通过第一补偿电容相连接；第一运算放大器的正向输出端通过第二补偿电容与第一功率管的漏极相连接。

优选地，第一输出支路还包括：NMOS管、第一开关和第二开关；

NMOS管的栅极通过第一开关与第一放大器的正向输出端相连接；NMOS管 的漏极与第一功率管的漏极相连接；NMOS管的源极接地；第二开关短接可用配置位调节电阻。

第二方面，本发明提供了一种LDO电路供电方法，应用于由LDO电路以及配置存储器构成的FPGA芯片，其中，FPGA芯片包括：第一工作状态和第二工作状态，LDO电路设置有第一输出电压和第二输出电压；

该方法包括：

确定FPGA芯片的工作状态；

当FPGA芯片处于第一工作状态时，LDO电路通过第一输出支路向第一外部功能模块输出第一输出电压；

当FPGA芯片处于第二工作状态时，LDO电路通过第二输出支路向第一外部功能模块输出第二输出电压。

优选地，第一工作状态包括：起电模式、工作模式和等待模式中的一个或多个；

第二工作状态包括：休眠模式。

优选地，工作状态的切换通过FPGA芯片配置的方式实现。

第三方面，本发明提供了一种FPGA芯片，该芯片包括：如上述介绍的LDO电路以及配置存储器；

LDO电路设置有第一输出电压和第二输出电压；