[发明专利]一种LDO电路及其供电方法,FPGA芯片

权利要求书

1.一种LDO电路，其特征在于，所述电路包括：第一输出支路和第二输出支路；

所述第一输出支路和所述第二输出支路与第一外部功能模块连接；

根据第二外部功能模块提供的配置信息，由所述第一输出支路向所述第一外部功能模块输出第一输出电压或者由所述第二输出支路向所述第一外部功能模块输出第二输出电压；

所述第一输出支路包括：带隙基准源、第一运算放大器、第二运算放大器、第一功率管、第一电源电压和第一电阻及可用配置位调节电阻组成的电源网络；所述配置信息包括第一控制信号、第二控制信号和第三控制信号；

所述第一运算放大器接入第一控制信号；所述第二运算放大器接入第二控制信号；所述带隙基准源的输出脚与所述第一运算放大器的反向输入端相连接；所述第一运算放大器正向输入端与所述可用配置位调节电阻、所述第一电阻相连接；所述第一电阻的另一端接地；所述第一运算放大器的正向输出端与所述第二运算放大器的反向输入端相连接；所述第一运算放大器的反向输出端与所述第二运算放大器的正向输入端相连接；所述第二运算放大器的输出端与所述第一功率管的栅极相连接；所述第一功率管的源极与所述第一电源电压相连接；所述第一功率管的漏极与所述可用配置位调节电阻的另一端、所述第二输出支路相连接；

所述第二输出支路包括：第二电源电压和第二功率管；

所述第二功率管的漏极与所述第一功率管的漏极相连接；所述第二功率管的栅极接入第三控制信号；所述第二功率管的源极与所述第二电源电压相连接。

2.根据权利要求1所述的电路，其特征在于，所述第一外部功能模块和所述第二外部功能模块为FPGA芯片内部的功能模块。

3.根据权利要求1所述的电路，其特征在于，

当所述第一控制信号和所述第二控制信号为第一电平，所述第三控制信号为第二电平时，所述第一输出支路向所述第一外部功能模块输出所述第一输出电压；

当所述第一控制信号和所述第二控制信号为所述第二电平，所述第三控制信号为所述第一电平时，所述第二输出支路向所述第一外部功能模块输出所述第二输出电压。

4.根据权利要求1所述的电路，其特征在于，所述第一输出支路还包括：第一补偿电容和第二补偿电容；

所述第二运算放大器的正向输入端与输出端通过所述第一补偿电容相连接；所述第一运算放大器的正向输出端通过所述第二补偿电容与所述第一功率管的漏极相连接。

5.根据权利要求1所述的电路，其特征在于，所述第一输出支路还包括：NMOS管、第一开关和第二开关；

所述NMOS管的栅极通过所述第一开关与所述第一运算放大器的正向输出端相连接；所述NMOS管的漏极与所述第一功率管的漏极相连接；所述NMOS管的源极接地；所述第二开关短接所述可用配置位调节电阻。

6.一种LDO电路供电方法，应用于如权利要求1所述的LDO电路以及配置存储器构成的FPGA芯片，其中，所述FPGA芯片包括：第一工作状态和第二工作状态，其特征在于，所述LDO电路设置有第一输出电压和第二输出电压；

所述方法包括：

确定所述FPGA芯片的工作状态；

当所述FPGA芯片处于所述第一工作状态时，所述LDO电路通过第一输出支路向所述第一外部功能模块输出所述第一输出电压；

当所述FPGA芯片处于所述第二工作状态时，所述LDO电路通过第二输出支路向所述第一外部功能模块输出所述第二输出电压。

7.根据权利要求6所述的方法，其特征在于，

所述第一工作状态包括：起电模式、工作模式和等待模式中的一个或多个；

所述第二工作状态包括：休眠模式。

8.根据权利要求6所述的方法，其特征在于，工作状态的切换通过FPGA芯片配置的方式实现。

9.一种FPGA芯片，其中，所述FPGA芯片包括：第一工作状态和第二工作状态，其特征在于，所述芯片包括：如权利要求1所述的电路以及配置存储器；

所述LDO电路设置有第一输出电压和第二输出电压；

确定所述FPGA芯片的工作状态；

当所述FPGA芯片处于所述第一工作状态时，所述LDO电路通过第一输出支路向所述第一外部功能模块输出所述第一输出电压；

当所述FPGA芯片处于所述第二工作状态时，所述LDO电路通过第二输出支路向所述第一外部功能模块输出所述第二输出电压。