[发明专利]提升电容电路以及电荷泵

说明书

技术领域

本发明涉及电路设计技术领域，特别是涉及一种提升电容电路以及电荷泵。

背景技术

在集成电路系统中，往往有很多用于特定操作的电路需要使用高于电源电压的直流电压。比如在闪速存储器中，必须产生一个较高的电压来用于数据编程和擦除。闪速存储器包含有若干存储单元阵列，通常，每个存储单元为一个场效应晶体管(FET)，所述场效应晶体管包括一个位于隧道氧化层表面的浮置栅，浮置栅可积累电荷，所述电荷对应一位数据信息。存储器数据的编程和擦除是通过控制浮置栅中电荷的注入和释放来进行的。存储器数据的编程需要通过热电子注入的方式将沟道中的电荷通过隧道氧化层注入到浮置栅中，热电子注入需要较高的能量才能将电荷穿过栅氧化层；存储器数据的擦除利用隧道效应将浮置栅的电荷通过隧道氧化层拉回沟道，隧道效应需要更高的能量才能将电荷拉回沟道。用于存储器数据编程通常比电源电压要高的多。在现有的闪速存储器中，数据编程(program)所需的编程电压为7V～8V，而电源电压为1.5V。为此，在现有的闪速存储器电路中，需要采用电荷泵，将1.5V的电源电压升压到7V～8V的数据编程所需的电压。

在现有技术中，所述电荷泵由多级相串联的提升(boost)电容，所述电荷泵利用提升电容积累电荷，以便将输入电压升压至较高的输出电压。然而，现有的电荷泵中提升电容的电压幅度为工作电压VDD，电位面积电容的提升电荷为C*VDD，其中C为单位面积电容值，面积效率(单位面积电容所提供的电荷量)为C×VDD，电荷泵的单位面积的电荷不高，即面积效率不高。

发明内容

本发明的目的在于，提供一种高面积效率的提升电容电路以及电荷泵。

为解决上述技术问题，本发明提供一种提升电容电路，包括第一NMOS晶体管和倍压电路，所述第一NMOS晶体管的栅极用于提供提升电压，所述倍压电路包括：

第一PMOS晶体管，所述第一PMOS晶体管的漏极接一工作电压，所述第一PMOS晶体管的源极接一第一节点，所述第一PMOS晶体管的栅极接一第二节点；

驱动反相器，所述驱动反相器的输入端接收一第一信号；

第二PMOS晶体管，所述第二PMOS晶体管的栅极接所述驱动反相器的输出端，所述第二PMOS晶体管的源极和漏极相连后，连接所述第一节点；

第三PMOS晶体管，所述第三PMOS晶体管的栅极接收所述第一信号，所述第三PMOS晶体管的源极连接所述第一节点，所述第三PMOS晶体管的漏极连接所述第二节点；

第二NMOS晶体管，所述第二NMOS晶体管的栅极接收所述第一信号，所述第二NMOS晶体管的源极接低电压，所述第二NMOS晶体管的漏极连接所述第二节点；

其中，所述第一NMOS晶体管的源极和漏极相连，所述第二节点向所述第一NMOS晶体管的源极和漏极提供一第二信号。

进一步的，在所述提升电容电路中，所述第一信号的有效电压为所述工作电压。

进一步的，在所述提升电容电路中，当所述第一信号的有效时，所述第二信号无效；当所述第一信号的无效时，所述第二信号有效，所述第二信号的有效电压为两倍的所述工作电压。

进一步的，在所述提升电容电路中，所述第一NMOS晶体管为厚栅氧NMOS晶体管。

进一步的，在所述提升电容电路中，所述第一NMOS晶体管的栅极氧化层厚度为

进一步的，在所述提升电容电路中，所述第一PMOS晶体管和第二PMOS晶体管均为薄栅氧PMOS晶体管。

进一步的，在所述提升电容电路中，所述第一PMOS晶体管和第二PMOS晶体管的栅极氧化层厚度均小于

进一步的，在所述提升电容电路中，所述第三PMOS晶体管为厚栅氧PMOS晶体管，所述第二NMOS晶体管为厚栅氧NMOS晶体管。

进一步的，在所述提升电容电路中，所述第三PMOS晶体管和第二NMOS晶体管的栅极氧化层厚度均为

根据本发明的另一面，本发明还提供一种电荷泵，包括n级如上任意一项所述的提升电容电路，n级所述提升电容电路中第一NMOS晶体管的栅极依次连接，n为正整数，且n≥2。

与现有技术相比，本发明提供的提升电容电路以及电荷泵具有以下优点：

在本发明提供的提升电容电路以及电荷泵中，通过所述倍压电路，提升所述第二节点的电压，从而使得所述第一NMOS晶体管栅极提供的提升电压的电压幅度提高，以提高面积效率。

附图说明

图1为本发明一实施例中提升电容电路的示意图；