[发明专利]改进的晶体管沟道

说明书

一种晶体管器件包括具有第一区和第二区的衬底；具有位于第一区上方的第一部分和位于第二区上方的第二部分的第一半导体材料的第一半导体层，第一部分与第二部分分隔开；位于第一半导体层的第二部分上方的第二半导体材料的第二半导体层；第一导电类型的第一晶体管，第一晶体管设置在第一区内并且具有形成在第一半导体层中的第一组源极/漏极区；以及第二导电类型的第二晶体管，第二晶体管设置在第二区内并且具有形成在第二半导体层中的第二组源极/漏极区。第二导电类型不同于第一导电类型，并且第二半导体材料不同于第一半导体材料。本发明的实施例还涉及改进的晶体管沟道。

技术领域

本发明涉及集成电路器件，更具体地，涉及改进的晶体管沟道。

背景技术

在过去的几十年间，半导体集成电路(IC)工业已经经历了快速增长。半导体材料和设计中的技术进步已经产生了越来越小和越来越复杂的电路。随着与处理和制造相关的技术也已经经历了技术进步，这些材料和设计进步已经变得可能。由于最小组件的尺寸减小，已经出现了许多挑战。例如，已经引入诸如鳍式场效应晶体管(FinFET)的三维晶体管。虽然现有的器件和制造器件的方法通常已经能够满足它们的预期目的，但是它们不是在所有方面都已经完全令人满意。例如，在包括具有FinFET的半导体器件的发展中，有效栅极长度的限制出现了挑战。期望在这个领域具有改进。

发明内容

为了解决现有技术中存在的问题，本发明的实施例提供了一种晶体管器件，包括：衬底，具有第一区和第二区；第一半导体材料的第一半导体层，具有位于所述第一区上方的第一部分和位于所述第二区上方的第二部分，所述第一部分与所述第二部分分隔开；第二半导体材料的第二半导体层，位于所述第一半导体层的所述第二部分上方；第一导电类型的第一晶体管，所述第一晶体管设置在所述第一区内并且具有形成在所述第一半导体层中的第一组源极/漏极区；以及第二导电类型的第二晶体管，所述第二晶体管设置在所述第二区内并且具有形成在所述第二半导体层中的第二组源极/漏极区；其中，所述第二导电类型不同于所述第一导电类型，并且所述第二半导体材料不同于所述第一半导体材料。

根据本发明的另一实施例，提供了一种晶体管器件，包括：栅极器件；源极区，具有指向所述栅极器件下方的沟道的顶点；以及漏极区，具有指向所述沟道的顶点；其中，所述源极区的顶点处的尖端和所述漏极区的顶点处的尖端均包括超晶格结构。

根据本发明的又一实施例，提供了一种用于制造半导体器件的方法，所述方法包括：提供包括衬底和第一半导体材料层的第一晶圆；将所述第一晶圆接合至第二晶圆，所述第二晶圆包括牺牲层和第二半导体材料层；去除所述牺牲层；图案化接合的晶圆以产生第一结构和第二结构；从所述第一结构去除第二半导体材料；在所述第一结构的第一半导体材料中形成第一类型的晶体管；以及在所述第二结构的所述第二半导体材料中形成第二类型的晶体管。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据本文中描述的原理的一个实例的示出用于制造半导体器件的示例性方法的流程图。

图2至图6示出了根据本文中描述的原理的一个实例的处于图1的方法中描述的各制造阶段的示例性半导体器件的截面图。

图7A至图7H是根据本文中描述的原理的一个实例的示出用于形成晶体管器件的嵌入式沟道的示例性工艺的图。

图8是根据本文中描述的原理的一个实例的示出具有较高掺杂剂浓度的示例性尖端的图。

图9是根据本文中描述的原理的一个实例的示出具有超晶格结构的示例性尖端的图。

图10是根据本文中描述的原理的一个实例的示出用于形成具有改进的沟道的晶体管的示例性方法的流程图。

具体实施方式