[发明专利]挤压电阻及其制造方法

说明书

技术领域

本发明涉及半导体器件以及制造工艺，尤其涉及一种挤压电阻及其制造方法。

背景技术

高压BCD(Bipolar-CMOS-DMOS)技术一般是指器件耐压在100V以上的BCD技术，目前广泛应用在AC-DC电源、LED驱动等领域。通常，要求功率器件的耐压达到500V到800V不等。

LDMOS(lateral double diffusion MOS)晶体管器件是一种横向高压器件，在AC交流应用中一般作为后面模块的驱动器件。通常，LDMOS晶体管器件的所有电极都在器件表面，便于和低压电路部分集成设计。

在AC交流应用中，驱动电路通常需要启动电路。在启动电路中，传统处理方式是，启动电路是从整流桥输出端直接串联大电阻作为启动电阻，整流桥通过该大电阻给旁路电容充电，直到启动电路开始工作。这种方式的缺点是，驱动电路正常工作后，启动电阻上仍然要浪费一定的功耗，且外围方案中需要增加一个电阻元件，增加的整机的成本。另外一种实现方式是利用启动电路本身集成高压器件来完成启动的功能，然后和VDMOS驱动器件通过合封的方式封在同一封装体内。通常，启动电路中的高压器件制造为一个大圆球，和低压驱动电路集成。但是，这种方式在小功率电源中提高了封装的成本，且启动电路中的大圆球占到芯片很大的面积比例。

因此，需要一种新型的挤压电阻，以便于和高压晶体管等器件集成，从而尽可能节省芯片面积。

发明内容

本发明要解决的技术问题是提供一种挤压电阻及其制造方法，该挤压电阻能够容易地与高压晶体管等器件集成，有利于节省版图面积，降低成本。

为解决上述技术问题，本发明提供了一种挤压电阻，包括：

第一掺杂类型的半导体衬底；

第二掺杂类型的外延层，位于所述半导体衬底上，所述第二掺杂类型与第一掺杂类型相反；

第二掺杂类型的高压阱，位于所述外延层内；

第二掺杂类型的深阱，位于所述高压阱内；

第一掺杂类型的第一阱，与所述高压阱并列地位于所述外延层内；

漏极欧姆接触区，位于所述深阱内；

挤压电阻欧姆接触区，位于所述外延层内。

根据本发明的一个实施例，所述挤压电阻还包括：第一掺杂类型的降场层，与所述漏极欧姆接触区并列地位于所述高压阱内。

根据本发明的一个实施例，所述挤压电阻还包括：第一掺杂类型的埋层，位于所述半导体衬底内，所述外延层覆盖所述埋层。

根据本发明的一个实施例，所述挤压电阻还包括：场氧化层，至少覆盖所述高压阱的边界和漏极欧姆接触区之间的外延层。

根据本发明的一个实施例，所述挤压电阻还包括：

第一掺杂类型的隔离环，与所述高压阱并列地位于所述外延层内；

地电位接触区，位于所述隔离环内。

根据本发明的一个实施例，所述挤压电阻还包括：体接触区，位于所述第一阱内。

根据本发明的一个实施例，所述挤压电阻还包括：第二掺杂类型的第二阱，与所述高压阱并列地位于所述外延层内，所述挤压电阻欧姆接触区位于所述第二阱内。

为了解决上述技术问题，本发明还提供了一种挤压电阻的制造方法，包括：

提供第一掺杂类型的半导体衬底；

在所述半导体衬底上形成第二掺杂类型的外延层，所述第二掺杂类型与第一掺杂类型相反；

在所述外延层内形成第二掺杂类型的高压阱；

在所述高压阱内形成第二掺杂类型的深阱；

在所述外延层内形成与所述高压阱并列的第一阱和，所述第一阱具有第一掺杂类型；

在所述外延层内形成挤压电阻欧姆接触区，在所述深阱内形成漏极欧姆接触区。

根据本发明的一个实施例，在形成所述深阱之后还包括：在所述高压阱内形成第一掺杂类型的降场层，所述降场层与所述漏极欧姆接触区并列地位于所述高压阱内。

在所述高压阱内形成第一掺杂类型的降场层，所述降场层与所述漏极欧姆接触区并列地位于所述高压阱内。

根据本发明的一个实施例，在形成所述外延层之前还包括：在所述半导体衬底内形成第一掺杂类型的埋层，其中，所述外延层覆盖所述埋层。

根据本发明的一个实施例，所述方法还包括：形成场氧化层，所述场氧化层至少覆盖所述高压阱的边界和漏极欧姆接触区之间的外延层。

根据本发明的一个实施例，所述方法还包括：

在所述外延层内形成与所述高压阱并列的隔离环，所述隔离环具有第一掺杂类型；