[发明专利]纳米线结构及其制造方法

说明书

本发明的实施例提供了一种器件，器件包括具有第一图案的第一组纳米线、具有第二图案的第二组纳米线、具有第三图案的第三组纳米线和具有第四图案的第四组纳米线，其中，第一图案、第二图案、第三图案和第四图案形成重复图案。本发明还涉及纳米线结构及其制造方法。

技术领域

本发明涉及纳米线结构及其制造方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度不断提高，半导体产业已经经历了快速的发展。在大多数情况下，这种集成度的提高源自最小部件尺寸的重复减小，这使得更多的组件集成在给定的区域内。然而，更小的部件尺寸可能达到193nm光刻的分辨率限制。随着近来对甚至更小电子器件的需求的增长，需要实现高分辨率以解决精细、高密度，高分辨率图案。

为了推动光刻限制进步并且为了创建甚至更小的半导体器件，正在开发多重图案化技术(MPT)技术。在多重图案化工艺中，半导体器件的布局分解成多个子图案。每个子图案限定在光刻胶层上。将图案化的光刻胶层中的子图案转印到下面的半导体器件的部件。

发明内容

为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种方法，包括：对第一光刻胶层应用第一图案化工艺，其中，在牺牲层上方形成所述第一光刻胶层，并且其中，在衬底上方形成所述牺牲层；通过第一蚀刻工艺在所述牺牲层中形成第一开口；对第二光刻胶层应用第二图案化工艺，其中，在所述牺牲层上方形成所述第二光刻胶层；通过第二蚀刻工艺在所述牺牲层中形成第二开口，其中，所述第二开口和所述第一开口以交替方式布置；以及基于所述第一开口形成第一纳米线并基于所述第二开口形成第二纳米线。

根据本发明的另一些实施例，提供了一种器件，包括：多条纳米线，形成在衬底上方，其中，两条相邻的纳米线之间的间距小于或等于20nm；第一组纳米线，包括形成第一图案的四条纳米线；第二组纳米线，包括形成第二图案的四条纳米线；第三组纳米线，包括形成第三图案的四条纳米线；以及第四组纳米线，包括形成第四图案的四条纳米线，并且其中，所述第一图案、所述第二图案、所述第三图案和所述第四图案形成重复图案。

根据本发明的又一些实施例，提供了一种方法，包括：在牺牲层上方沉积第一光刻胶层，其中，所述牺牲层形成在所述衬底上方；对所述第一光刻胶层应用第一193nm光刻工艺；通过第一蚀刻工艺在所述牺牲层中形成第一开口；在所述牺牲层上方沉积第二光刻胶层；对所述第二光刻胶层应用第二193nm光刻工艺；通过第二蚀刻工艺在所述牺牲层中形成第二开口，其中，所述第二开口和所述第一开口以交替方式布置；以及基于所述第一开口形成第一纳米线并基于所述第二开口形成第二纳米线。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据本发明的各个方面的半导体器件的顶视图；

图2示出了根据本发明的各个实施例的图1中示出的半导体器件的截面图；

图3示出了根据本发明的各个实施例的包括尺寸细节的顶视图；

图4示出了根据本发明的各个实施例的包括尺寸细节的另一顶视图；

图5示出了根据本发明的各个实施例的包括尺寸细节的又另一顶视图；

图6示出了根据本发明的各个实施例的包括通过两条纳米线形成的晶体管的半导体器件的顶视图；

图7示出了根据本发明的各个实施例的包括通过两条纳米线形成的晶体管的另一半导体器件的顶视图；

图8示出了根据本发明的各个实施例的包括通过三条纳米线形成的晶体管的半导体器件的顶视图；