[发明专利]一种印刷电路板的加工方法及印刷电路板

说明书

技术领域

本发明涉及印刷电路板领域，特别是涉及一种印刷电路板的加工方法及印刷电路板。

背景技术

印刷电路板(PCB)在电子设备产品中广泛应用，多层印刷电路板中的层，通常是指导电层(如金属铜层)，导电层之间通过介质层进行隔离。例如，双层电路板是具有2层导电层的结构，该两层导电层之间设置有一层介质层。通常根据导电层的数量x，来称呼电路板为x层电路板。

目前印刷多层电路板孔结构的镀铜方式有两种，一种为整板镀铜，即孔结构的区域与产品的其它区域一起镀铜；另一种方式为镀孔铜，也称为选择性镀铜或是钮扣镀铜，顾名思义，只是选择性的将孔结构的位置镀上铜，这样做的目的是改善整板镀铜时，其它区域也被镀上铜，影响线路蚀刻。

整板镀铜生产流程较为简单，但是由于产品的整个区域都有镀上铜，不仅浪费铜，且由于整个板面铜层加厚，不利于细线路的制作，另外，对于有挠折性要求的软板而言，镀铜的挠折性能也不如原铜，并且铜层越厚挠折性能越差，会使软板的挠折性严重降低，因此线路较为精密且有较高挠折需求的产品都已不选用此种生产方式，而选用镀孔铜的方式。而现有技术在镀孔铜时，孔边缘的高度通常会明显高于基铜层的高度，从而使产品的整体厚度增加，不利于设备的薄型化。

具体地，现有技术的镀孔铜的方式，只在孔结构的区域镀铜，虽可以改善整镀铜的一些缺陷(如除孔以外的其它区域不镀铜)，有利于精细线路的制作，也提高软性印制多层电路板的挠折性，但是还是存在以下缺陷：印刷多层电路板上孔结构很多，在电镀生成孔铜时，在这些开孔的边缘会形成生长在基铜上的镀铜，该镀铜明显突出于基铜，因此会使产品的整个厚度增加，不利于电子 产品的薄型化要求。

另外，突出的镀铜还会造成以下问题，如下图1所示的现有技术的一种印刷电路板，其包括有夹设两层基铜04之间的介质层03，由于生成在基铜上的孔铜06有一定的高度，会影响线路抗蚀刻干膜01的选择。通常，抗蚀刻干膜01越薄，越有利于精细线路的制作，但干膜01太薄就不能有效填充孔铜06造成的高度，在孔环处有产生气泡02的风险，从而造成蚀刻不良。

具体的，若干膜01较薄，则在孔环凸起的地方可能会填充不满，产生气泡02，这种气泡02在线路制作过程中会破裂，从而使孔环处铜面受到蚀刻药水的攻击，产生破孔、缺口等不良。为避免上述气泡02的产生，在加工时往往会增加干膜01的压合压力，但当压力增加时存在孔环对干膜01形成刺破边缘05的风险(如图2所示)。

发明内容

本发明实施例的目的在于提供一种印刷电路板的加工方法及印刷电路板，以满足电子产品对印刷电路板的薄型化要求。

为了实现上述目的，本发明实施例提供的一种印刷电路板的加工方法，所述印刷电路板包括有第一导电层、第二导电层、以及夹设于所述第一导电层和所述第二导电层之间的介质层，所述方法包括：

在所述第一导电层上开设至少一个延伸至所述第二导电层的孔结构；

在所述第一导电层上围绕所述孔结构开孔处的区域，形成第一凹陷区；

在所述第一凹陷区上形成第一导电填充层，以及，在所述孔结构的侧壁上形成一导电连通层，其中，所述导电连通层与所述第一导电填充层相连。

本发明实施例还提供了一种印刷电路板，包括：

第一导电层、第二导电层、以及夹设于所述第一导电层和第二导电层之间的介质层；

所述第一导电层上布设有延伸至所述第二导电层的孔结构，且所述第一导电层上围绕所述孔结构开孔处的区域，形成有第一凹陷区；

形成于所述第一凹陷区上的第一导电填充层，形成于所述孔结构的侧壁上的一导电连通层，其中，所述导电连通层与所述第一导电填充层相连。

本发明实施例的上述技术方案的有益效果如下：

本发明实施例的方案中，通过在导电层围绕孔结构开孔处的区域形成凹陷区，从而在后续形成导电填充层以及导电连通层时，可以控制导电填充层的高度接近于或等同于导电层的高度，避免了孔结构边缘处的导电材料过厚所导致的印刷电路板的厚度增加问题，有利于电子产品的薄型化要求。并且，本发明实施例可以使得导电填充层与导电层的高度相等或相接近，可以在不影响产品的可靠性的情况下，改善印刷电路板精细线路制作能力及良率。

附图说明

图1为现有技术印刷电路板结构示意图之一；

图2为现有技术印刷电路板结构示意图之一；

图3为本发明实施例印刷电路板的加工方法的步骤示意图；

图4-9为本发明实施例制作一印刷电路板的示例图；