[发明专利]半导体器件及其制造方法

说明书

本发明的实施例公开了半导体器件及其制造方法。在一些实施例中，半导体器件包括第一混合接合器件，该第一混合接合器件包括第一器件和面对面地混合接合至第一器件的第二器件。第一器件包括具有第一接合连接件的第一衬底和设置在该衬底表面上的第一接合层。第二混合接合器件背对背地接合至第一混合接合器件。第二混合接合器件包括第三器件和面对面地混合接合至第三器件的第四器件。第三器件包括具有第二接合连接件的第二衬底和设置在该衬底表面上的第二接合层。第三器件的第二接合连接件连接至第一器件的第一接合连接件，并且第三器件的第二接合层连接至第一器件的第一接合层。

优先权和交叉引用

本申请要求于2014年5月30日提交的标题为“Multi-Wafer Stacked Devices andMethods of Forming Same”的美国临时专利申请第62/005,784号的优先权，其全部内容结合于此作为参考。本申请还涉及于2014年3月28日提交的标题为“Bonding Structure forStacked Semiconductor Devices”的第14/229,114号美国专利申请，其全部内容结合于此作为参考。

技术领域

本发明总体涉及半导体领域，更具体地，涉及半导体器件之间的接合。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成度的不断提高，半导体行业已经历了快速发展。在很大程度上，集成度的这种提高源自于最小特征尺寸的不断减小(例如，将半导体工艺节点减小至亚20nm节点)，这样允许更多的组件集成在给定区域内。由于近来对小型化、更高的速度和更大的带宽以及较低的功耗和延迟的需求的产生，需要针对半导体管芯的更小和更富创造性的封装技术。

由于半导体技术的进一步发展，诸如3D集成电路(3DIC)的堆叠半导体器件已成为进一步降低半导体器件的物理尺寸的有效选择。在堆叠半导体器件中，将诸如逻辑、存储器和处理器电路等的有源电路制造在不同的半导体晶圆上。两个或更多的半导体晶圆可安装或堆叠在另一个顶部以进一步降低半导体器件的形状因数。

两个半导体晶圆可通过合适的接合技术而接合在一起。常用接合技术包括直接接合、化学活化接合、等离子体活化接合、阳极接合、共晶接合、玻璃浆料接合、粘合剂接合、热压缩接合、反应接合等。在堆叠半导体晶圆之间可提供电连接。堆叠半导体器件可提供具有较小形状因数的较高密度且使得性能增强，功耗降低。

发明内容

根据本发明的实施例，提供了一种半导体器件，包括：第一混合接合器件，包括第一器件和面对面地混合接合至第一器件的第二器件，第一器件包括具有多个第一接合连接件的第一衬底和设置在第一衬底表面上的第一接合层；以及第二混合接合器件，背对背地接合至第一混合接合器件，第二混合接合器件包括第三器件和面对面地混合接合至第三器件的第四器件，第三器件包括具有多个第二接合连接件的第二衬底和设置在第二衬底表面上的第二接合层，其中，第三器件的多个第二接合连接件连接至第一器件的多个第一接合连接件，并且，第三器件的第二接合层连接至第一器件的第一接合层。

在上述半导体器件中，第一器件和第二器件通过多个第三接合连接件混合接合，第三器件和第四器件通过多个第四接合连接件混合接合，第三接合连接件设置在第一器件的最上方互连层中和第二器件的最上方互连层中，并且，第四接合连接件设置在第三器件的最上方互连层中和第四器件的最上互连层中。

在上述半导体器件中，第四器件包括第三衬底，第三衬底包括邻近其表面设置的多个第三接合连接件。

上述半导体器件还包括：接触焊盘，连接至多个第三接合连接件中每一个第三接合连接件。

上述半导体器件还包括：连接件，连接至多个接触焊盘中的每一个接触焊盘。