[发明专利]具有无掺杂本体块的鳍式场效应晶体管

说明书

本公开涉及具有无掺杂本体块的鳍式场效应晶体管。提供了用于实现基于无掺杂本体块硅的器件，诸如场效应晶体管(FET)和鳍式场效应晶体管(FinFET)的系统和方法。在实施方式中，一旦形成抗穿通部(PTS)层，使用外延生长技术来形成FinFET的鳍部的有源区的硅。在实施方式中，根据本公开的实施方式的外延生长技术制造在有源区中具有小凹口的鳍部。

相关申请的交叉引用

本申请要求于2014年5月23日提交的美国临时专利申请号62/002,669和于2014年10月31日提交的美国专利申请号14/529,869的权益，将其全部内容通过引用结合于此。

技术领域

本公开涉及包括场效应晶体管(FET)和鳍式场效应晶体管(FinFET)的晶体管。

背景技术

场效应晶体管(FET)是能够使用电场来控制源极与漏极之间的沟道的形状和导电性的一种晶体管。鳍式场效应晶体管(FinFET)是其中硅鳍部环绕导电沟道的一种FET。栅极环绕鳍部，这提供了对沟道的更好的控制并且可减少来自沟道的漏电流。栅极的尺寸确定器件的沟道长度。此外，因为相比其他类型的晶体管栅极对沟道具有更好的控制，所以当栅极断开时，断开栅极引起较小的漏电流。

当使用块体硅加工流程制作FinFET时，鳍部的顶部形成有源区，并且鳍部的主体在有源区下方延伸至阱，导致子鳍部漏电通路。减少该漏电通路中的漏电流的当前技术在沟道区域中引进掺杂物，这是不希望的。

发明内容

根据本公开的实施方式，提供了一种鳍式场效应晶体管，包括：源极；漏极；以及鳍部，位于所述源极与所述漏极之间，其中，所述鳍部包括：第一部分，第二部分，其中，所述第二部分在所述源极与所述漏极之间形成导电沟道，并且其中，所述第二部分比所述第一部分宽，以及抗穿通部(punchthrough stop，PTS)，位于所述第一部分与所述第二部分之间。

其中，所述第二部分包括位于所述抗穿通部上方的凹口(notch)。

其中，所述凹口的长度为2纳米。

其中，所述第二部分的宽度为10纳米。

其中，所述抗穿通部的厚度为10纳米。

其中，所述第一部分使用硅凹进工艺(silicon recess procedure)形成。

其中，所述第二部分使用外延生长工艺形成。

其中，所述第一部分使用硅凹进工艺形成，并且其中，所述第二部分使用外延生长工艺形成在所述第一部分的顶部上。

根据本公开的另一实施方式，提供了一种鳍式场效应晶体管，包括：源极；漏极；以及鳍部，位于所述源极与所述漏极之间，其中，所述鳍部包括：无源区，由所述鳍式场效应晶体管的阱区形成，抗穿通部，位于所述无源区上方，以及有源区，位于所述抗穿通部上方，其中，所述有源区在所述源极与所述漏极之间形成导电沟道，并且其中，所述有源区包括在所述有源区的硅中的从所述抗穿通部和所述无源区向外延伸的凹口。

其中，所述源极和所述漏极是P型，并且其中，所述抗穿通部是N型。

其中，所述源极和所述漏极是N型，并且其中，所述抗穿通部是P型。

该鳍式场效应晶体管进一步包括：第二源极；第二漏极；以及第二鳍部，位于所述第二源极与所述第二漏极之间，其中，所述第二鳍部包括第二抗穿通部。

其中，所述第一抗穿通部是P型，并且其中，所述第二抗穿通部是N型。

其中，所述无源区使用硅凹进工艺形成。

其中，所述有源区使用外延生长工艺形成。