[发明专利]在基板上制作氧化硅薄膜的方法以及薄膜晶体管阵列基板的制作方法

说明书

技术领域

本发明涉及显示技术领域，特别是涉及一种在基板上制作氧化硅薄膜的方法以及薄膜晶体管阵列基板的制作方法。

背景技术

液晶显示装置具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低的优点，目前在平板显示领域占主导地位。较早期的液晶显示装置都是采用扭转向列模式(Twisted Nematic，TN)，其中公共电极和像素电极是分别形成在上下两个基板上，但视角范围比较小。随着显示技术的发展，采用广视角技术架构的液晶显示装置由于拥有更大的可视角度以及更好的色彩表现等多种优势，受到消费者的关注。目前，可实现广视角的技术有面内切换模式(In-Plane Switch，IPS)、边缘场开关模式(Fringe-field-Switch，FFS)等，其中像素电极和公共电极均形成在同一基板例如阵列基板上。

非晶硅(a-Si)是目前普遍用于制作阵列基板上薄膜晶体管(TFT)的半导体层的材料，但非晶硅由于存在因自身缺陷而导致的电子迁移率低、稳定性差等问题，使它在显示领域的运用受到了限制。金属氧化物半导体薄膜晶体管(metal oxide semiconductor thin film transistor，MOS-TFT)是指半导体沟道采用金属氧化物制备的薄膜晶体管，其中金属氧化物半导体层材料的典型代表有IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)。由于金属氧化物半导体具备电子迁移率高、工艺温度低、光透过性高、稳定性好等特点，成为目前薄膜晶体管显示领域的研究热点之一。

业界在制备阵列基板的过程中，需要用到等离子体增强化学气相沉积装置(Plasma Enhanced Chemical Vapor Deposition，PECVD)在玻璃基板上沉积各种薄膜，例如栅极绝缘层薄膜、半导体层薄膜、刻蚀阻挡层薄膜、保护层薄膜等，在玻璃基板上沉积的薄膜需具有良好的均匀性(Uniformity)，均匀性的计算公式为U％＝(max-min)/(max+min)*100％，max代表最厚处的厚度，min代表最薄处的厚度。如果所沉积薄膜的厚度不均匀，将严重影响TFT的性能，进而影响液晶显示装置的质量。例如，若栅极绝缘层薄膜的均匀性良好，则在栅极绝缘层上沉积半导体层薄膜过程中，将有助于减少栅极绝缘层与半导体层之间的界面态，提高TFT场效应迁移率和通态电流，对改善TFT电性极为重要。又例如，若刻蚀阻挡层薄膜的均匀性良好，则在后续制作源极和漏极的刻蚀工艺中，刻蚀阻挡层可以有效防止该刻蚀工艺对半导体层造成损伤，避免刻蚀溶液从最薄处对半导体层造成影响，也可以使刻蚀阻挡层制得更薄。

为了便于通入反应气体，PECVD装置中采用了扩散板(Diffuser)这一元件，用于将反应气体均匀洒向成膜腔室内。扩散板的面积较大，在使用一段时间后，会受热下垂，对成膜的均匀性会造成一定的影响。业界一般只针对扩散板采取加固措施，例如在扩散板上容易产生下垂的位置处固定安装多颗螺钉，防止扩散板因重力下垂导致形变而影响成膜的均匀性变差。然而，上述方法只是从降低扩散板形变量的角度去加以控制，但加固扩散板使成膜的均匀性仅能达到12％，并不能得到均匀性良好的薄膜，因此对改善沉积薄膜的均匀性还有进一步的改善空间。同时，若薄膜的均匀性不好，则其台阶覆盖率也较差(台阶覆盖率为薄膜的台阶覆盖最薄处与充分沉积处的厚度之比)，影响产品的品质。

发明内容

有鉴于此，本发明目的在于提供一种在基板上制作氧化硅薄膜的方法以及薄膜晶体管阵列基板的制作方法，以在基板上沉积得到均匀性良好的氧化硅薄膜，并提升沉积得到薄膜的台阶覆盖率。

本发明提供一种在基板上制作氧化硅薄膜的方法，该方法包括：

提供PECVD装置，该PECVD装置包括成膜腔室，该成膜腔室内设有扩散板和基座，其中该基座位于该扩散板下方；

将基板置于该成膜腔室内，使该基板支撑在该基座上；

经由该扩散板向该成膜腔室内通入笑气和硅烷，其中笑气的气体流量控制在25000～27000sccm之间，笑气与硅烷的气体流量比控制在50～70之间；

向该成膜腔室内施加在4000～4600W之间的射频功率，在该基板上开始沉积形成氧化硅薄膜，且在沉积成膜期间，保持该基座与该扩散板之间的间距在500～600mil之间，保持该基板的温度在150～250℃之间，保持该成膜腔室内的气压在1000～1300mTorr之间；以及

控制沉积成膜的时间在80～120s之间。