[发明专利]基于SOI衬底的Ⅲ-V族纳米线平面晶体管及制备方法

权利要求书

1.一种基于SOI衬底的III-V族纳米线平面晶体管，包括：

一SOI衬底；

一源区和一漏区，该源区和漏区形成在SOI衬底上；

多根III-V族纳米线，该多根III-V族纳米线连接源区与漏区；

一SiO₂缓冲层，该SiO₂缓冲层制作于该源区与漏区的表面；

一绝缘介质层，该绝缘介质层制作于该多根III-V族纳米线和该SiO₂缓冲层的表面，并完全包裹住该多根III-V族纳米线；

一源电极，该源电极制作于该源区的上面；

一漏电极，该漏电极制作于该漏区的上面；以及

一栅电极，该栅电极制作于该源区与漏区之间的多根III-V族纳米线上，包裹住该多根III-V族纳米线。

2.根据权利要求1所述的基于SOI衬底的III-V族纳米线平面晶体管，其中SOI衬底的顶层硅为(110)晶面，厚度为88nm。

3.根据权利要求1所述的基于SOI衬底的III-V族纳米线平面晶体管，其中SiO₂缓冲层的厚度为17-20nm。

4.根据权利要求1所述的基于SOI衬底的III-V族纳米线平面晶体管，其中该绝缘介质层的材料为Al₂O₃、氮氧化物、HfO₂、Si₃N₄、ZrO₂、Ta₂O₅、BST或PZT。

5.一种基于SOI衬底的III-V族纳米线平面晶体管的制备方法，包括：

步骤1：选取未掺杂(110)晶面的SOI衬底，通过热氧化，在SOI衬底的顶层硅上生成SiO₂缓冲层；

步骤2：从SOI衬底的顶层硅表面采用离子注入方式对SOI衬底进行掺杂，掺杂类型为N型；

步骤3：快速热退火激活掺杂原子；

步骤4：通过光刻、二氧化硅刻蚀和硅电感耦合等离子体刻蚀，在SOI衬底的顶层硅表面形成一沟道区，该沟道区的深度到达SOI衬底埋氧层的表面，在沟道区的两侧形成源区、漏区；

步骤5：通过喷金，使源区、漏区上的光刻胶、沟道区埋氧层表面和源区与漏区侧壁覆盖一层金纳米颗粒薄膜；

步骤6：去除沟道区埋氧层表面和SiO₂缓冲层侧壁上的金纳米颗粒薄膜，形成基片；

步骤7：去除基片表面的光刻胶，实现源区和漏区侧壁沉积有金纳米颗粒薄膜；

步骤8：通过金属氧化物化学气相沉积技术使源区和漏区侧壁的金纳米颗粒薄膜催化生长出多根III-V族纳米线；

步骤9：通过原子层沉积技术在源区、漏区和多根III-V族纳米线的表面生长绝缘介质层；

步骤10：在源区、漏区和多根III-V族纳米线上分别制作源电极、漏电极和栅电极，该栅电极包裹住该多根III-V族纳米线，完成器件的制备。

6.根据权利要求5所述的基于SOI衬底的III-V族纳米线平面晶体管的制备方法，其中SOI衬底的顶层硅为(110)晶面，厚度为88nm。

7.根据权利要求5所述的基于SOI衬底的III-V族纳米线平面晶体管的制备方法，其中所述对SOI衬底进行掺杂，掺杂浓度为10¹⁸-10¹⁹cm^-3，离子注入结深为20-100nm。

8.根据权利要求5所述的基于SOI衬底的III-V族纳米线平面晶体管的制备方法，其中所露出源区和漏区侧壁上的硅都为{111}晶面，沟道区的宽度为1.5-3μm。

9.根据权利要求5所述的基于SOI衬底的III-V族纳米线平面晶体管的制备方法，其中所述绝缘介质层的材料为Al₂O₃、氮氧化物、HfO₂、Si₃N₄、Z_rO₉、T_a2O₅、BST或PZT。