[发明专利]基于SOI衬底的Ⅲ-V族纳米线平面晶体管及制备方法

说明书

技术领域

本发明涉及半导体器件制作技术领域，具体涉及一种基于SOI衬底的III-V族纳米线平面晶体管及其制备方法。

背景技术

硅基III-V族晶体管能利用更高的迁移率在较低的驱动电压下获得较高的驱动电流，使其处理速度比以往高三倍，或者使其功耗降低到原来的1/10，这有利于高频、低功耗器件的获得。但是，硅与III-V族材料之间的晶格失配、热膨胀系数失配和晶体结构的不同，由此产生的位错导致两者的异构集成变得困难。通过垂直生长III-V族纳米线，可以减小与硅的接触面积，而且纳米线能从上表面和侧面两个维度释放晶格失配的应力和热失配。因此，高晶体质量的InGaAs纳米线不需要缓冲层可以无位错地生长在晶格失配高达12％的硅衬底上。当纳米线的直径小于某一临界直径时，外延生长不受晶格失配的约束。因此硅基III-V族纳米线晶体管的研究对低成本低功耗快速高效的器件发展方向有很大意义。

采用金纳米颗粒催化辅助的气相-液相-固相(VLS)生长机制可以获得高密度的垂直纳米线结构，同时也能控制纳米线的直径，有利于制备垂直纳米线晶体管。为了便于栅极的逻辑布线和平面工艺的制备，通常需要水平纳米线结构，然而垂直纳米线结构需要进行人为转移才能得到水平结构，比如将垂直纳米线在高浓度的乙醇溶液中进行超声震落，震落的纳米线还需要用电子束曝光等方法进行电极的定位，这种方法不利于大面积的制备。在制备衬底上直接横向生长纳米线能有效地解决问题，实现大规模的集成。

本发明提出了一种利用金纳米颗粒催化辅助的气相-液相-固相生长机制在SOI衬底上横向生长III-V族纳米线并制备晶体管的方法，为平面纳米线晶体管的制备开辟了一种技术方法。

发明内容

有鉴于此，本发明的主要目的在于提供一种基于SOI衬底的III-V族纳米线平面晶体管及制备方法，其可实现平面纳米线晶体管的制备。

为达到上述目的，本发明提供一种基于SOI衬底的III-V族纳米线平面晶体管，包括：

一SOI衬底；

一源区和一漏区，该源区和漏区形成在SOI衬底上；

多根III-V族纳米线，该多根III-V族纳米线连接源区与漏区；

一SiO₂缓冲层，该SiO₂缓冲层制作于该源区与漏区的表面；

一绝缘介质层，该绝缘介质层制作于该多根III-V族纳米线和该SiO₂缓冲层的表面，并完全包裹住该多根III-V族纳米线；

一源电极，该源电极制作于该源区的上面；

一漏电极，该漏电极制作于该漏区的上面；以及

一栅电极，该栅电极制作于该源区与漏区之间的多根III-V族纳米线上，包裹住该多根III-V族纳米线。

本发明还提供一种基于SOI衬底的III-V族纳米线平面晶体管的制备方法，包括：

步骤1：选取未掺杂(110)晶面的SOI衬底，通过热氧化，在SOI衬底的顶层硅上生成SiO₂缓冲层；

步骤2：从SOI衬底的顶层硅表面采用离子注入方式对SOI衬底进行掺杂，掺杂类型为N型；

步骤3：快速热退火激活掺杂原子；

步骤4：通过光刻、二氧化硅刻蚀和硅电感耦合等离子体刻蚀，在SOI衬底的顶层硅表面形成一沟道区，该沟道区的深度到达SOI衬底埋氧层的表面，在沟道区的两侧形成源区、漏区；

步骤5：通过喷金，使源区、漏区上的光刻胶、沟道区埋氧层表面和源区与漏区侧壁覆盖一层金纳米颗粒薄膜；

步骤6：去除沟道区埋氧层表面和SiO₂缓冲层侧壁上的金纳米颗粒薄膜，形成基片；

步骤7：去除基片表面的光刻胶，实现源区和漏区侧壁沉积有金纳米颗粒薄膜；

步骤8：通过金属氧化物化学气相沉积技术使源区和漏区侧壁的金纳米颗粒薄膜催化生长出多根III-V族纳米线；

步骤9：通过原子层沉积技术在源区、漏区和多根III-V族纳米线的表面生长绝缘介质层；

步骤10：在源区、漏区和多根III-V族纳米线上分别制作源电极、漏电极和栅电极，该栅电极包裹住该多根III-V族纳米线，完成器件的制备。

从上述技术方案可以看出，本发明具有以下有益效果：