[发明专利]基于片上网络的异构多核处理系统

权利要求书

1.一种基于片上网络的异构多核处理系统，其特征在于：包括一个n×m的片上网络(1)、x个处理子系统(2)和y个存储子系统(3)，每个网络节点通过网络接口与一个处理子系统或者存储子系统相连，其中，n≥1，m≥1，x，y根据科学计算案例规模的大小设置，其中x≥1，y≥1；

所述片上网络(1)，支持不同拓扑结构的网络接口协议标准；

每个处理子系统(2)，由通用处理单元(21)或专用硬件加速单元(22)构成；该通用处理单元(21)，用于对无特殊要求的科学计算案例的进行计算；该专用硬件加速单元(22)，用于对指定功能的科学计算案例进行计算；

所述通用处理器(211)包括：

封装抽象模块，用于通过配置寄存器的值来控制相应的硬件接口收发数据分组，完成各个IP核间的通信；该模块通过对片上网络的硬件接口的抽象，定义了硬件的功能寄存器；其中片上网络的硬件接口包括：路由器接口、数据分组链路接口、片上网络接口；

硬件驱动模块，用于提供点对点通信功能的最小子函数集，通过读写封装抽象模块定义的寄存器，完成通信链路的建立和管理、片上网络的各IP核的点对点发送和接收，并为函数应用模块提供统一的可扩展函数接口，为封装抽象模块制定物理实现细节；

函数应用模块，用于通过调用硬件驱动模块中具有通信功能的函数，完成各个IP核进行通信时常用功能模块的例化；

系统应用模块，用于完成案例顶层算法的实现以及案例中并行任务的步骤划分，通过调用函数应用模块中的子函数完成对应案例中任务的多核处理器之间的协同运算；

每个存储子系统(3)，由片内存储单元(31)或片外存储单元(32)构成；该片内存储单元(31)，用于存储在处理子系统计算中需要及时读写的数据；该片外存储单元(32)用于存储在处理子系统计算中不需要及时读写的数据。

2.根据权利要求1所述的基于片上网络的异构多核处理系统，其特征在于：所述n×m的片上网络，设有N个网络接口，N＝n×m，其中，n表示片上网络行的节点数，m表示片上网络列的节点数。

3.根据权利要求1所述的基于片上网络的异构多核处理系统，其特征在于：所述x个处理子系统和y个存储子系统，其个数为x+y＝N，1≤x＜N，1≤y＜N；其中，x表示处理子系统的个数，y表示存储子系统的个数，N表示网络接口的个数。

4.根据权利要求1所述的基于片上网络的异构多核处理系统，其特征在于：所述通用处理单元(21)，包括通用处理器(211)、数据存储器(212)、仲裁器(213)和第一网络接口(214)；该仲裁器(213)与通用处理器(211)相连，用于负责处理器和外设备通信；该第一网络接口(214)通过数据总线与数据存储器(212)相连，并通过控制总线与仲裁器(213)相连，用于将数据分组封装、解析、以及收发；该数据存储器(212)与仲裁器(213)相连，用于存储通用处理器(211)运行的程序和数据。

5.根据权利要求1所述的基于片上网络的异构多核处理系统，其特征在于所述函数应用模块，包括：

握手通信子模块，用于建立片上网络中IP核点间对点的握手通信链接；

阻塞传输子模块，用于片上网络中IP核在阻塞状态下数据分组的接收与发送；

非阻塞传输子模块，用于片上网络中IP核在非阻塞状态下数据分组的接收与发送。

6.根据权利要求1所述的基于片上网络的异构多核处理系统，其特征在于：所述专用硬件加速单元(22)，包括专用硬件加速器(221)、数据存储器(222)、加速器控制模块(223)和第二网络接口(224)；该第二网络接口(224)通过数据总线与数据存储器(222)相连，并通过控制总线和专用加速器控制模块相连(223)，用于将数据分组封装、解析、以及收发；该专用硬件加速器(223)与数据存储器(222)相连，用于完成指定功能的硬件加速计算及与其他核的核间通信；该加速器控制模块(223)与专用硬件加速器(221)相连，用于控制专用硬件加速器(221)的工作状态。