[发明专利]具有世代重命名的计算机处理器

权利要求书

1.一种处理器，包括：

预留队列；

重命名器，所述重命名器耦接至所述预留队列并且被配置为产生世代号且将所述世代号通信至所述预留队列；

寄存器，所述寄存器耦接至所述预留队列并且被配置为存储值；

执行管线，所述执行管线耦接至所述预留队列；以及

解读机构，所述解读机构耦接至所述执行管线，所述解读机构包括：

第一存储器，所述第一存储器包括多个寄存器，所述多个寄存器经配置以将暂时将执行管线结果作为中间结果存储；

第二存储器，所述第二存储器通信耦接至所述第一存储器，所述第二存储器经配置以接收且存储包括所述中间结果中的一或多者的多个存储结果；

第一仲裁器，所述第一仲裁器通信性耦接至所述第一存储器和所述第二存储器，所述第一仲裁器经配置以接收多个中间结果和所述多个存储结果，且从所述多个中间结果和所述多个存储结果中选择将引退的所述第一仲裁器的输出；

第二仲裁器，所述第二仲裁器经通信耦接以接收执行管线结果和所述第一仲裁器的输出；以及

第三存储器，所述第三存储器经通信耦接以从所述第二仲裁器接收多个推测执行管线结果。

2.根据权利要求1所述的处理器，进一步包括：

小型重置DHL Gshare分支预测单元。

3.根据权利要求1所述的处理器，进一步包括：

加载/存储单元，所述加载/存储单元被配置为针对多个排队等待的加载和存储指令中的每个调度对内存的访问；

其中，所述加载/存储单元包括被配置为防止冲突的内存操作被同时调度的资源锁定电路。

4.一种处理器，包括：

指令高速缓存；

指令解码器，所述指令解码器耦接至所述指令高速缓存；

预留队列，所述预留队列耦接至所述指令解码器；

寄存器，所述寄存器耦接至所述预留队列并且被配置为存储值；

重命名器，所述重命名器耦接至所述预留队列并被配置为产生世代号且将所述世代号传送到所述预留队列；

小型重置DHL Gshare分支预测单元，所述小型重置DHL Gshare分支预测单元耦接至所述指令高速缓存并且被配置为生成地址且将所述地址通信至所述指令高速缓存；

多个执行管线，所述多个执行管线耦接至所述预留队列；以及

解读机构，所述解读机构耦接到所述多个执行管线中的每一执行管线，所述解读机构包括：

第一存储器，所述第一存储器包括多个寄存器，所述多个寄存器经配置以将暂时将多个执行管线结果作为多个中间结果存储；

第二存储器，所述第二存储器通信耦接至所述第一存储器，所述第二存储器经配置以接收且存储包括所述多个中间结果中的一或多者的多个存储结果；

第一仲裁器，所述第一仲裁器通信耦接至所述第一存储器和所述第二存储器，所述第一仲裁器经配置以接收所述多个中间结果和所述多个存储结果，且从所述多个中间结果和所述多个存储结果中选择将引退的所述第一仲裁器的输出；

第二仲裁器，所述第二仲裁器经通信耦接以接收执行管线结果和所述第一仲裁器的输出；以及

第三存储器，所述第三存储器经通信耦接以从所述第二仲裁器接收多个推测执行管线结果。