[发明专利]半导体 ESD 器件

说明书

一种半导体衬底上的静电放电(ESD)保护器件及其制造方法。所述器件具有有源区。有源区包括栅极。有源区还包括源极，源极包括具有源极触点的硅化物部分。有源区还包括漏极，漏极包括具有漏极触点的硅化物部分。源极和漏极各自沿着器件轴远离栅极延伸。漏极触点沿与器件轴正交的方向相对于源极触点横向偏移，由此源极触点和漏极触点之间的电流具有横向分量。器件还包括横向位于漏极触点和源极触点之间的非硅化物区。

技术领域

本发明涉及半导体衬底上的静电放电(ESD)保护器件。本发明还涉及制造ESD保护器件。

背景技术

静电放电(ESD)保护电路可以在多个应用中提供ESD保护。可以在这种电路中使用各种不同的ESD器件。这种器件的一个示例是接地栅极NMOS(ggNMOS)晶体管。图1中示意性说明了ggNMOS器件的示例。

器件在半导体衬底中包括源极4、栅极8和漏极6。具体地，可以在衬底中的p阱14中提供源极4和漏极6。由于器件是NMOS器件，因此源极4和漏极6本身是n掺杂的(N+)。还可以提供p掺杂(P+)接触区2来允许与衬底本体的电连接。p掺杂接触区2、源极4和栅极8可以经由形成器件的阴极的公共接合盘12与公共参考电势电连接在一起。公共参考电势通常是地。漏极6与形成器件的阳极的接触盘16相连。

图1中所示的ggNMOS晶体管在使用中操作为寄生npn双级晶体管。具体地，ggNMOS晶体管的漏极6充当集电极，p阱14中衬底的本体充当基极，以及ggNMOS晶体管的源极充当发射极。使用图1中的参考标记10示意性地说明了双极晶体管。在ESD事件期间，集电极-基极结(p阱14中ggNMOS晶体管的漏极6和本体区之间的结)变为反向偏置的，并且在那个结处发生雪崩击穿。击穿电流流向地，地在电阻器18两端形成电势(电阻器18示意性地代表寄生npn的基极电阻)。这引起在基极-发射极结(正向偏置)两端形成正电压，基极-发射极结(正向偏置)触发寄生npn晶体管。

图2和3示出了现有技术中已知的两个ggNMOS晶体管的布局，并且可以在上述结合图1解释的这类器件中使用。

图2中的器件包括有源区25，有源区25具有源极20、栅极22和漏极30。图2中的器件是完全硅化的器件。因此，源极20、漏极30和栅极22的多晶硅栅的上部均包括硅化物。硅化物本身是在半导体器件制造领域中的常用材料，并且在现有技术中已知多种硅化工艺。在源极20上提供多个源极触点12，并且在漏极30上提供了多个漏极触点16。

图2中所示类型的完全硅化器件能够经受由于被称作局部受热(hotspotting)的现象导致的器件失效。这是一种公知的现象，其中从源极向漏极流动的电流自然找到器件内的最低电阻路径并且在那里集中。该区中的高电流密度最终导致器件失效。

图3中所示的示例器件还包括有源区25，有源区25具有源极20、漏极30和栅极22。同样，器件具有多个源极触点12和多个漏极触点16。在图3的示例中，器件包括非硅化物区35。可以在制造期间使用保护掩膜来形成非硅化物区35，以防止器件的有源区25的某区域在硅化工艺期间被硅化。用交叉阴影区域来表示图3中的非硅化物区35。对有源区25的非硅化物区35之外的区域(图3中不是交叉阴影的部分)进行硅化。

在该示例中，器件的非硅化物区35的表面电阻提供镇流电阻，镇流电阻能够抑制过大的电流流到器件内，由此帮助防止上述参照图1的完全硅化的器件提及的局部受热现象。然而，添加非硅化物区35的结果在于器件的有源区25的大小增加了(这由图3中标有L的箭头来表示)。大小的增加通常是2L，这包括在栅极22的任意一侧上非硅化物区35的长度。将理解的是，器件大小的大幅增加在空间非常宝贵的多个应用中不是期望的结果。

WO2003/094242描述了场效应晶体管(FET)，在半导体本体中具有有源区，在有源区中形成通道，源极扩散区和漏极扩散区在有源区中彼此交替、漏极扩散区与源极扩散区通过沟道分离。每个源极扩散区具有源极触点，并且每个漏极扩散区具有漏极触点。

发明内容