[发明专利]多处理器架构与方法

说明书

本申请揭露多处理器架构与方法。实施例提供替换使用外部桥集成电路(IC)架构。例如，一实施例多任务周边总线，因而多个处理器可使用一个周边接口槽而不需要外部桥IC。实施例可使用已知的总线协议。

本申请是申请号为200980147694.9，申请日为2009年10月5日，发明名称为“多处理器架构与方法”的中国专利申请的分案申请。

技术领域

本申请是关于计算器与其他数字系统中数据转换的领域。

背景技术

本申请主张2008年10月3日申请的美国申请案12/245,686为优先权案。本申请也主张2008年12月19日申请的美国申请案12/340,510为优先权案，这是美国申请案12/245,686的部分连续案。这两件申请整体内容皆并入本申请作为参考。

随着计算器与其他数字系统变得更复杂与更有能力，在系统成分或组件之间促进数据转换的方法与硬件持续演化。要被转换的数据包含代表数据、指令或是其他信号的信号。在运作非常大数据量应用的系统中，例如制图应用的系统中，数据转换的速度与效率特别关键。在典型系统中，制图处理能力是中心处理单元(CPU)的一部分，或是分别的特殊目的处理器，例如制图处理单元(GPU)与CPU通讯且辅助处理用于例如视频游戏应用的制图数据。可在系统中包含一或多个GPU。在习知多GPU系统中，桥接宿主接口(例如PCI快速总线)接口必须在点对点(peer to per)交通与宿主交通之间分享带宽。交通主要包括内存数据转换，但通常可包含指令。图1是习知系统100的方块图，包含根(root)102。典型根102试算机芯片组，包含中心处理器(CPU)、宿主桥104以及两个终端EPO 106a与106b。终端是总线终端，以及可以是多种周边组件，例如特殊目的处理器，例如制图处理单元GPU)。根102通过一或多个总线而耦合至桥104，以与周边组件通讯。一些周边组件终端(例如GPUs)由于功能涉及大量数据，所以需要总线上相对大量的带宽。理想是提供较少组件数目的架构，以及在组件之间提供有效率的数据转换。例如，桥集成电路(ICs)的成本相对高。除此之外，典型桥IC的尺寸可和制图处理单元(GPU)相比，制图处理单元需要额外的印刷电路板面积以即可加至层数。桥IC也需要额外的环绕组件，用于电力、带子(straps)、时钟以及可能是只读内存(ROM)。

发明内容

本发明提供一种系统，所述系统包括周边组件总线；以及多个周边组件，通过多个个别的传送/接收(TX/RX)道直接耦合至所述周边组件总线，因而所述多个周边组件与所述周边组件总线连接且通讯而作为一周边装置；其中，所述多个周边组件包括多个处理器；以及其中，所述多个周边组件更通过个别的传送/接收(TX/RX)道直接彼此耦合，且每一个处理器从所述周边总线接收数据、将从所述周边总线接收的所有数据转送至剩余的处理器。

本发明还提供一种计算器可读取的媒体，具有指令储存在所述计算器可读取的媒体上，当在多处理器系统中执行时，造成进行一种方法，所述方法包括在多个处理器与周边总线之间通过总线的传送/接收(TX/RX)道的个别组通讯总线数据；在所述多个处理器之间通过未耦合至所述总线的传送/接收(TX/RX)道通讯数据；利用地址判断所述多个处理器的其中一个与所述周边总线通讯；以及其中，每一个处理器从所述周边总线接收数据、将从所述周边总线接收的所有数据转送至所述处理器。

本发明又提供一种电路，包括：周边组件连接器，耦合至周边组件总线；多个周边组件，通过多个个别的传送/接收(TX/RX)道直接耦合至所述周边组件连接器，其中所述多个周边组件更通过个别的传送/接收(TX/RX)道而直接彼此耦合，且每一个周边组件将从所述周边组间连接器接收的所有数据转送至剩余的周边组件；其中，所述周边组件利用地址决定是否接收所述数据；以及其中，所述多个周边组件包括至少一个制图处理单元(GPU)。

附图说明

图1是具有周边组件的习知处理系统的方块图。

图2是根据实施例，说明具有多任务周边组件的多处理器系统的部分的方块图。