[发明专利]多处理器架构与方法有效
| 申请号： | 201510187635.1 | 申请日： | 2009-10-05 |
| 公开（公告）号： | CN105005542B | 公开（公告）日： | 2019-01-15 |
| 发明（设计）人： | S·索尔基;S·莫雷因;M·S·格罗斯曼 | 申请（专利权）人： | 先进微装置公司;ATI技术无限责任公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 处理器 架构 方法 | ||
1.一种多处理器系统，包括：
周边组件总线；以及
多个周边组件，各自通过多个单独的传送/接收(TX/RX)道直接耦合至所述周边组件总线，因而所述多个周边组件与所述周边组件总线连接且通讯而作为一周边装置；
其中，所述多个周边组件包括多个处理器；以及
其中，所述多个周边组件更通过单独的传送/接收(TX/RX)道直接彼此耦合，且每一个处理器从所述周边组件总线接收数据、将从所述周边组件总线接收的所有数据转送至剩余的处理器。
2.如权利要求1所述的多处理器系统，其中所述多个周边组件利用地址判断是否接收所述数据。
3.如权利要求1所述的多处理器系统，其中所述多个处理器包括至少一个是制图处理单元(GPU)的处理器。
4.如权利要求2所述的多处理器系统，其中每一个周边组件用以接收通过所述周边组件总线传送的所有数据，以及决定可应用的数据。
5.如权利要求1所述的多处理器系统，其中所述周边组件总线包括所述处理器直接耦合的周边组件互连快送总线。
6.一种计算器可读取的媒体，具有指令储存在所述计算器可读取的媒体上，当在多处理器系统中执行时，造成进行一种方法，所述方法包括：
在多个处理器与周边总线之间通过总线的传送/接收(TX/RX)道的单独组通讯总线数据；
在所述多个处理器之间通过未耦合至所述总线的传送/接收(TX/RX)道通讯数据；
利用地址判断所述多个处理器的其中一个与所述周边总线通讯；以及
其中，每一个处理器从所述周边总线接收数据、将从所述周边总线接收的所有数据转送至剩余的处理器。
7.如权利要求6所述的计算器可读取的媒体，其中所述多个处理器包括至少一个制图处理单元(GPU)，以及其中所述周边总线包括所述处理器直接耦合的周边组件互连快送总线，其中所述在所述多个处理器之间通讯数据的步骤是通讯总线数据。
8.一种多处理器电路，包括：
周边组件连接器，耦合至周边组件总线；
多个周边组件，各自通过多个单独的传送/接收(TX/RX)道直接耦合至所述周边组件连接器，其中所述多个周边组件更通过单独的传送/接收(TX/RX)道而直接彼此耦合，且每一个周边组件将从所述周边组间连接器接收的所有数据转送至剩余的周边组件；
其中，所述周边组件利用地址决定是否接收所述数据；以及
其中，所述多个周边组件包括至少一个制图处理单元(GPU)。
9.如权利要求8所述的多处理器电路，其中，
每一个所述周边组件是以地址为基础被存取；
所述周边组件总线包括所述周边组件直接耦合的周边组件互连快送总线；以及
所述周边组件连接器是周边组件互连快送槽。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于先进微装置公司;ATI技术无限责任公司，未经先进微装置公司;ATI技术无限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510187635.1/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种接口生成装置及方法
- 下一篇：一种提高数据存储稳定性的缓存方法
