[发明专利]一种实现局部互连的方法

说明书

本发明涉及半导体结构及其制备技术领域，尤其涉及一种实现局部互连的方法。本发明通过利用现有刻蚀工艺或者增加特殊的刻蚀工艺，形成接触孔以将深沟槽中的多晶硅接出来用作局部互连线，这样减小了器件互连所用到的面积，从而减小器件的面积，同时还利用相变存储器的结构和制造工艺，将氮化钛和锗锑碲材料用作局部互连线，从而可以制造出更大更精确的电阻。

技术领域

本发明涉及半导体结构及其制备技术领域，尤其涉及一种使用深沟槽隔离工艺实现局部互连和在很小的面积上制作精确的大电阻的技术。

背景技术

现代的电子电路是由一个个分离的器件通过特定的电学通路连接起来的，因此在集成电路制造中必须能够把半导体器件隔离开来，这些器件随后还要能够互连以形成所需要的特定的电路结构。在集成电路的制造过程中，在同一块衬底上经常会存在多个半导体器件，我们需要保证各个器件之间的电学隔离，而隔离不好会造成漏电、击穿电压低、闩锁效应等问题。因此隔离技术是集成电路制造中一项关键技术，目前半导体器件之间的隔离技术有以下几种：

1、结隔离，主要是利用背栅二极管实现，这种技术主要应用于双极型晶体管之间的隔离，在目前的CMOS工艺下，PMOS和NMOS的隔离可以通过N阱实现，N阱和P型外延层构成PN结起到隔离的作用，这种隔离技术占用的面积较大；

2、局部硅氧化隔离(LOCOS)，0.5um以上的MOS工艺器件之间的场氧隔离一般采用LOCOS的结构，这种技术是利用氮化硅(例如Si₃N₄)薄膜掩蔽氧化层的特点，先在器件的有源区覆盖一层氮化硅，接着在暴露的隔离区场区通过湿氧氧化生长一层较厚的氧化层，最后去除氮化硅层，形成有源区，在有源区中制作器件。这种结构制作简单，但是会在隔离区形成鸟嘴效应，减小了有源区的长度；

3、浅沟槽隔离技术(STI)，浅沟槽隔离是目前CMOS工艺下主要应用的隔离技术，浅沟槽隔离技术的基本流程是先淀积氮化硅，接着在隔离区腐蚀出一定深度的沟槽，再进行侧墙氧化，用化学气相淀积(CVD)在沟槽中淀积二氧化硅，最后通过化学机械抛光(CMP)平坦化，形成沟槽隔离区和有源区。浅沟槽隔离技术有更有效的器件隔离，可以使器件的表面积减小，具有超强的闩锁保护能力，对沟道没有侵蚀，与化学机械抛光工艺相兼容等优点，但是缺点是工艺成本更贵，更复杂。

4、深沟槽隔离技术(DTI)，深沟槽隔离技术可应用于半导体器件的制造工艺中。

目前，如何通过在具有深沟槽的器件结构中实现局部互连，以减小器件所用的互连层次，并减小器件的面积，同时可以利用相变存储器的结构和工艺特点在更小的面积下做出更加精确的大电阻成为本领域技术人员致力于研究的方向。

发明内容

针对上述存在的问题，本发明公开一种实现局部互连的方法，包括如下步骤：

提供一具有导电类型的衬底；

于所述衬底中形成深沟槽，并于所述深沟槽的底部及其侧壁形成第一绝缘层后，制备导电材料充满所述深沟槽；

刻蚀去除部分所述第一绝缘层和部分所述导电材料层，以于所述深沟槽中顶部形成一浅沟槽后，制备第二绝缘层充满所述浅沟槽；

部分刻蚀所述第二绝缘层形成接触孔，通过所述接触孔将所述导电材料引出以实现局部互连。

上述的实现局部互连的方法，其中，所述导电类型为P型或N型。

上述的实现局部互连的方法，其中，采用深反应离子刻蚀的方法于所述衬底中形成深沟槽。

上述的实现局部互连的方法，其中，所述导电材料为掺杂的多晶硅。

上述的实现局部互连的方法，其中，所述第一绝缘层和所述第二绝缘层均为氧化层。

上述的实现局部互连的方法，其中，于所述深沟槽的底部及其侧壁形成第一绝缘层的步骤包括：