[发明专利]具有多个雪崩二极管的ESD保护电路

说明书

本发明涉及具有多个雪崩二极管的ESD保护电路。公开了一种静电放电(ESD)保护电路(图3C)。该电路包括具有基极、集电极和发射极的双极晶体管(304)。多个二极管(308‑316)中的每个二极管具有耦合到基极的第一端子和耦合到集电极的第二端子。集电极连接到第一端子(V+)。发射极连接到电源端子(V‑)。

技术领域

本发明的实施例涉及具有初级放电装置和多个雪崩二极管的静电放电(ESD)保护电路。该电路的优选实施例意图用在集成电路的输入端子、输出端子、输入-输出端子或者电源端子处。

背景技术

参照图1A，其为由Yu在美国专利6,472,286中所公开的现有技术的ESD保护电路。图1A的电路是多指NPN双极晶体管的横截面，如在第3栏第31行至第4栏第8行中所描述的。该电路被制造在具有重掺杂N+层12的P型衬底10上。在层12上方形成N型层14。在衬底10的表面处形成P型基极区域24，并且将其连接至P+区域22。在基极区域24内形成N+发射极区域26。将深N+区域16连接到N+层12并且用作集电极表面触点。集电极区域、基极区域以及发射极区域各自的表面触点18、20以及28在衬底10的表面上方形成。

图1B公开了如图1A所示的双极NPN晶体管的典型的电流-电压特性(第1栏第31-61行)。该波形示出了双极NPN晶体管特性的三个感兴趣的点。首先是初始的集电极-基极击穿电压BVcbo，其也可以被称为集电极-基极雪崩阈值、第一击穿或者Vt1、It1。第二个点是BVceo，其也可以被称为转折电压(snapback voltage)。第三个点是Vt2、It2，其为NPN雪崩传导和第二击穿之间的过渡点。

图1A的电路以及图1B的关联的电流-电压特性存在一些问题。首先，BVcbo大约是18V并且可能超过ESD保护电路要保护的现代集成电路的损坏阈值(Vdam)。其次，BVceo大约是8V并且可能小于ESD保护电路要保护的集成电路的工作电压，由此，在ESD事件之后导致过度电性应力(EOS)。最后，图1A的深N+集电极触点区域16必须与P+基极接触区域22隔开，以避免雪崩传导并且为集成电路的随后的高温处理步骤中的横向扩散提供足够的区域。本发明的各种实施例针对解决这些问题和其他问题，并且提高ESD保护电路的操作，而不增加工艺复杂性。

发明内容

在本发明的优选实施例中，公开了一种静电放电(ESD)保护电路。该ESD保护电路包括具有基极、集电极以及发射极的双极晶体管。多个二极管中的每个二极管具有耦合到基极的第一端子并且具有耦合到集电极的第二端子。第一端子连接到集电极。第一电源端子连接到发射极。

附图说明

图1A是现有技术的静电放电(ESD)保护电路的电路图；

图1B是如图1A所示的双极NPN ESD保护晶体管的电流-电压(IV)特性；

图2是本发明的ESD保护电路的第一实施例的简化平面图。

图3A是图2的实施例沿线3A-3A’的平面图；

图3B是图3A的实施例沿线3B-3B’的横截面图；

图3C是图3A和图3B的实施例的原理图；

图4是本发明的第一实施例的、具有500ns和100ns脉冲宽度的所测得的传输线脉冲(TLP)波形；

图5是本发明的ESD保护电路的第二实施例的原理图；以及

图6是本发明的ESD保护电路的第三实施例的原理图。

具体实施方式

本发明的优选实施例提供超过现有技术的静电放电(ESD)保护电路的显著优势，这将从以下具体实施方式变得明显。