[发明专利]用于集成电路图案化的方法

权利要求书

1.一种形成集成电路(IC)的图案的方法，所述方法包括：

在衬底上方形成第一材料层，其中，所述第一材料层具有第一蚀刻速率；

在所述第一材料层上方形成光刻胶层；

将所述光刻胶层暴露于辐射以图案化所述光刻胶层，其中，所述辐射到达所述第一材料层，并且将所述第一材料层改变为具有与所述第一蚀刻速率不同的第二蚀刻速率，所述第一材料层配置为使得所述第二蚀刻速率小于所述第一蚀刻速率；

显影所述光刻胶层，从而形成图案化的光刻胶层；以及

将所述图案化的光刻胶层用作蚀刻掩模，蚀刻所述第一材料层，从而形成图案化的第一材料层。

2.根据权利要求1所述的方法，其中，所述衬底包括硬掩模层，在所述硬掩模层上方形成所述第一材料层。

3.根据权利要求1所述的方法，其中：

所述光刻胶层是正性光刻胶。

4.根据权利要求3所述的方法，其中，所述第一材料层包括聚合的(α-羟基)丙烯酸乙酯(EHMA)和甲基丙烯酸(MAA)。

5.根据权利要求1所述的方法，进一步包括：

将所述图案化的第一材料层用作蚀刻掩模蚀刻所述衬底。

6.根据权利要求1所述的方法，其中，形成所述第一材料层包括旋涂工艺。

7.根据权利要求1所述的方法，其中，所述衬底包括硅。

8.根据权利要求1所述的方法，其中，所述辐射是以下之一：深紫外射线、远紫外射线、e-束、x-射线、以及离子束。

9.根据权利要求1所述的方法，其中，蚀刻所述第一材料层包括干蚀刻工艺。

10.根据权利要求1所述的方法，其中，蚀刻所述第一材料层包括各向同性蚀刻工艺。

11.一种图案化衬底的方法，所述方法包括以下步骤：

在所述衬底上方形成第一层，其中，所述第一层的蚀刻速率是辐射敏感的；

在所述第一层上方形成正性光刻胶层，其中，所述正性光刻胶层的第一部分位于所述第一层的第二部分上方；

使所述正性光刻胶层的第一部分暴露于辐射，其中，位于所述第一部分下面的所述第一层的第二部分在暴露期间降低所述第二部分的蚀刻速率；

显影所述正性光刻胶层以去除所述第一部分；

蚀刻所述第二部分以暴露所述衬底；以及

蚀刻所述衬底以形成图案。

12.根据权利要求11所述的方法，其中，所述衬底包括硬掩模层，在所述硬掩模层上方形成所述第一层。

13.根据权利要求12所述的方法，其中，所述硬掩模层包括以下之一：氮化钛、氮化硅、以及氧化钛。

14.根据权利要求11所述的方法，其中，所述第一层包括聚(EHMAn-MAAm)和TBGU交联剂。

15.根据权利要求11所述的方法，其中，所述辐射具有小于100纳米(nm)的波长。

16.一种形成集成电路(IC)的图案的方法，所述方法包括：

在衬底上方形成抗反射涂层；

在所述衬底上方形成第一层，其中，所述第一层具有当入射到所述第一层上的辐射的能量剂量增加时所述第一层的蚀刻速率增大的特性；

在所述第一层上方形成负性光刻胶层；

图案化所述负性光刻胶层，从而形成图案化的光刻胶层；以及

将所述图案化的光刻胶层用作蚀刻掩模，蚀刻所述第一层。

17.根据权利要求16所述的方法，其中，图案化所述负性光刻胶层包括：

使所述负性光刻胶层暴露于辐射，其中，所述辐射导致所述第一层的至少一部分的蚀刻速率增大；以及

显影所述负性光刻胶层，以去除所述负性光刻胶层的未暴露部分。

18.根据权利要求16所述的方法，进一步包括：

将所述蚀刻后的第一层用作蚀刻掩模，蚀刻所述衬底。