[发明专利]槽栅结构的N型LDMOS器件及工艺方法

说明书

技术领域

本发明涉及半导体领域，特别是指一种槽栅结构的N型LDMOS器件，本发明还涉及所述槽栅结构的N型LDMOS器件的工艺方法。

背景技术

DMOS由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在BCD工艺中，DMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低导通电阻的要求，DMOS在本底区和漂移区的条件与CMOS现有的工艺条件共享的前提下，其导通电阻与击穿电压存在矛盾，往往无法满足开关管应用的要求。在LDMOS器件中，导通电阻是一个重要的指标。因此，为了制作高性能的LDMOS，需要采用各种方法优化器件的导通电阻及击穿电压。

目前常规的槽栅结构的N型LDMOS的结构如图1所示，图中包含P型衬底101，N型外延层102，P阱103，栅氧化层104，多晶硅栅极105，重掺杂N型区(源区)106，衬底表面具有场氧化层108。这种结构在表面的电场强度较高，导通性能不佳。

发明内容

本发明所要解决的技术问题是提供一种槽栅结构的N型LDMOS器件。

为解决上述问题，本发明提供一种槽栅结构的N型LDMOS器件，在P型衬底上的N型外延层中具有沟槽，沟槽内壁附着栅氧化层并填充多晶硅形成所述LDMOS器件的多晶硅栅极；所述LDMOS器件的源区位于P阱中，且P阱中还具有重掺杂P型区；衬底表面具有场氧化层；所述的N型外延层之上还具有P型外延层，所述P阱位于P型外延层中，深接触孔穿通P型外延层底部位于N型外延层中。

所述P型外延层深度为3～10μm。

为解决上述问题，本发明所述的槽栅结构的N型LDMOS器件的工艺方法，包含如下步骤：

第1步，在P型衬底上形成N型外延层和P型外延层；

第2步，在P型外延层中离子注入形成P阱；

第3步，刻蚀形成沟槽，并通过热氧化的方法在沟槽内形成栅氧化层，淀积多晶硅后刻蚀形成多晶硅栅极；

第4步，P阱中离子注入形成源区和重掺杂P型区；

第5步，硅衬底表面形成场氧化层，进行接触孔及深接触孔的制作。

所述第1步，所采用的衬底为电阻率范围为0.007～0.013Ω·cm的P型衬底。

所述第5步，深接触孔穿通P型外延层，其底部位于N型外延层中。

本发明所述的槽栅结构的N型LDMOS器件，其沟槽型的多晶硅栅极使得表面电场降低，增加器件的可靠性，同时在有限的尺寸下得到更高的击穿电压，P型外延层增强漂移区耗尽，同时采用深接触孔淀积使得电流路径减少，导通性能得到改善。

附图说明

图1是传统N型LDMOS器件的结构示意图。

图2～图6是本发明工艺步骤示意图。

图7是本发明工艺步骤流程图。

附图标记说明

101是P型衬底，102是N型外延层，103是P阱，104是栅氧化层，105是多晶硅栅极，106是重掺杂N型区(源区)，107是重掺杂P型区，108是场氧化层，109是深接触孔(电极)，110是P型外延层。

具体实施方式

本发明所述的槽栅结构的N型LDMOS器件，如图6所示，在P型衬底101上的N型外延层102中具有沟槽，沟槽内壁附着栅氧化层104并填充多晶硅形成所述LDMOS器件的多晶硅栅极105；所述LDMOS器件的源区106位于P阱103中，且P阱103中还具有重掺杂P型区107；衬底101表面具有场氧化层108；所述的N型外延层102之上还具有P型外延层110，所述P型外延层110深度为3～10μm。所述P阱103位于P型外延层110中，深接触孔109穿通P型外延层110底部位于N型外延层102中。

为解决上述问题，本发明所述的槽栅结构的N型LDMOS器件的工艺方法，包含如下步骤：

第1步，如图2所示，在电阻率范围为0.007～0.013Ω·cm的低阻P型衬底101上形成N型外延层102和厚度约为3～10μm的P型外延层110。

第2步，如图3所示，在P型外延层110中离子注入形成P阱103。

第3步，如图4所示，刻蚀形成沟槽，并通过热氧化的方法在沟槽内形成栅氧化层104，淀积多晶硅后刻蚀形成多晶硅栅极105。

第4步，P阱103中离子注入形成重掺杂N型区106和重掺杂P型区107，如图5所示，重掺杂N型区106作为所述LDMOS器件的源区。