[发明专利]半导体装置及其制造方法

说明书

本发明的实施方式提供使导通电阻降低的半导体装置及其制造方法。实施方式的半导体装置，具备：第1电极；第2电极；第1导电型的第1半导体层，设在上述第1电极与上述第2电极之间，具有在从上述第1电极朝向上述第2电极的第1方向上碳空位密度变低的区域；第1导电型的第2半导体层，设在上述第1电极与上述第1半导体层之间，杂质元素浓度比上述第1半导体层高；以及第2导电型的多个第3半导体层，设在上述第2电极与上述第1半导体层之间。

本申请享受以日本专利申请2014－51899号(申请日：2014年3月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置及其制造方法。

背景技术

在使用碳化硅(SiC)的半导体装置中，在其制造工艺中需要高温退火。但是，可以已知，若实施高温退火，则碳化硅中，碳缺损而成的碳空位(日语：空孔)必然增多。该碳空位具有捕获少数载流子的性质，会使元件中流动的少数载流子的寿命降低。由此有导通电阻上升的情况。因而，在使用碳化硅的半导体装置中，优选尽可能减少碳空位。

发明内容

本发明的实施方式提供能降低导通电阻的半导体装置及其制造方法。

实施方式的半导体装置，具备：第1电极；第2电极；第1导电型的第1半导体层，设在上述第1电极与上述第2电极之间，具有在从上述第1电极朝向上述第2电极的第1方向上碳空位密度变低的区域；第1导电型的第2半导体层，设在上述第1电极与上述第1半导体层之间，杂质元素浓度比上述第1半导体层高；以及第2导电型的多个第3半导体层，设在上述第2电极与上述第1半导体层之间。

附图说明

图1(a)以及(b)是表示第1实施方式的半导体装置的示意剖面图。

图2(a)～(c)是表示参考例的半导体装置的制造过程的示意剖面图。

图3(a)～(d)是表示第1实施方式的半导体装置的制造过程的示意剖面图。

图4是表示第1导电型的碳化硅区域中的碳空位密度的示意图。

图5(a)以及(b)是第2实施方式的半导体装置的示意平面图。

图6(a)以及(b)是第2实施方式的半导体装置的示意平面图。

具体实施方式

(第一实施方式)

以下，参照附图，对实施方式进行说明。在以下的说明中，对同一部件赋予同一符号，对一度说明过的部件适当地省略其说明。

图1(a)以及(b)是表示本实施方式的半导体装置的示意剖面图。

这里，图1(a)中，表示图1(b)的A－A’线的剖面。图1(b)中，表示图1(a)的C－C’线的剖面。

半导体装置1是上下电极构造的pin二极管。图1(a)的箭头的范围1u是半导体装置1的最小单元，实际上，该单元1u在Y方向上排列。

半导体装置1具备阴极电极10(第1电极)和阳极电极11(第2电极)。在阴极电极10与阳极电极11之间，设有n^－型的半导体层20(第1半导体层)。半导体层20相当于pin二极管的i区域。

半导体装置1中，具有在从阴极电极10朝向阳极电极11的Z方向(第1方向)上半导体层20中的碳空位密度变低的区域(后述)。

在阴极电极10与半导体层20之间，设有n⁺型的半导体层21(第2半导体层)。半导体层21的杂质浓度高于半导体层20的杂质浓度。半导体层21与阴极电极10相接。