[发明专利]半导体装置和半导体存储装置

权利要求书

1.一种半导体装置，包括：

电路块，所述电路块能够在选择与未选择之间进行切换；以及

泄漏电流控制电路，所述泄漏电流控制电路布置在所述电路块与第一电源线之间，其中

所述泄漏电流控制电路包括：

第一晶体管，所述第一晶体管布置在所述电路块与所述第一电源线之间；

电阻器装置，所述电阻器装置布置在所述电路块与所述第一电源线之间；以及

第二晶体管，所述第二晶体管在所述电路块与所述第一电源线之间，所述第二晶体管串联连接至所述电阻器装置，并且其中，

当所述电路块被选择并且进行操作时，所述第一晶体管导通以使所述第一电源线与所述电路块连接，以及

当使所述电路块未被选择并且使其停止时，所述第一晶体管关断以使所述第一电源线与所述电路块阻断，

所述第二晶体管在所述第一晶体管导通时关断，而在所述第一晶体管关断时导通。

2.根据权利要求1所述的半导体装置，其中，所述电阻器装置包括电阻值随着温度的增加而增加的特性。

3.根据权利要求2所述的半导体装置，其中，所述电阻器装置为硅化物电阻器。

4.一种半导体存储装置，包括：

字线驱动器块，所述字线驱动器块能够在选择与未选择之间进行切换；以及

泄漏电流控制电路，所述泄漏电流控制电路布置在所述字线驱动器块与第一电源线之间，其中，

所述泄漏电流控制电路包括：

第一晶体管，所述第一晶体管布置在所述字线驱动器块与所述第一电源线之间；

第一电阻器装置，所述第一电阻器装置布置在所述字线驱动器块与所述第一电源线之间；以及

第二晶体管，所述第二晶体管在所述字线驱动器块与所述第一电源线之间，所述第二晶体管串联连接至所述第一电阻器装置，并且其中，

当所述字线驱动器块被选择并且进行操作时，所述第一晶体管导通以使所述第一电源线与所述字线驱动器块连接，以及

当使所述字线驱动器块未被选择并且使其停止时，所述第一晶体管关断以使所述第一电源线与所述字线驱动器块阻断，

所述第二晶体管在所述第一晶体管导通时关断，而在所述第一晶体管关断时导通。

5.根据权利要求4所述的半导体存储装置，其中，

所述泄漏电流控制电路还包括：

反相器，所述反相器用于将输入至所述第二晶体管的栅极的第一控制信号反相以将经反相的信号输入至所述第一晶体管的栅极。

6.根据权利要求4所述的半导体存储装置，其中，

所述字线驱动器块包括多个末级反相器，所述多个末级反相器中的每个末级反相器驱动字线，并且其中，

所述第一晶体管和所述第一电阻器装置被布置在所述第一电源线与第一本地线之间，所述第一电源线馈送高电势电源电压，所述第一本地线连接至所述多个末级反相器中的每个末级反相器的p沟道型MOS晶体管的源极。

7.根据权利要求6所述的半导体存储装置，其中，

所述第一电阻器装置连接至所述第一电源线，

所述第二晶体管连接至第一本地线，以及

所述多个末级反相器的第二本地线连接至馈送低电势电源电压的第二电源线，所述低电势电源电压的电压值低于高电势电源电压的电压值。

8.根据权利要求7所述的半导体存储装置，其中，

所述字线驱动器块还包括：

多个前置反相器，所述多个前置反相器布置在所述多个末级反相器的前级，所述前置反相器各自驱动对应的末级反相器，以及

所述泄漏电流控制电路还包括：

第三晶体管，所述第三晶体管布置在所述第二电源线与第三本地线之间，所述第三本地线连接至所述多个前置反相器中的每个前置反相器的n沟道型MOS晶体管的源极；以及

第二电阻器装置和第四晶体管，所述第二电阻器装置和所述第四晶体管串联连接在所述第二电源线与所述第三本地线之间，并且其中，

当所述字线驱动器块被选择并且进行操作时，所述第三晶体管导通而所述第四晶体管关断，以及

当使所述字线驱动器块未被选择并且使其停止时，所述第三晶体管关断而所述第四晶体管导通。