[发明专利]贯通电极基板和使用贯通电极基板的半导体装置

说明书

本案是申请日为2009年8月26日、申请号为200980130037.3、发明名称为“贯通电极基板及其制造方法和使用贯通电极基板的半导体装置”的专利申请的分案申请。

技术领域

本发明涉及贯通电极基板及其制造方法和使用着该贯通电极基板的半导体装置，该贯通电极基板具备贯通基板的表面和背面的贯通电极。在本说明书中，所谓半导体装置，是指利用半导体特性能够发挥功能的装置整体，半导体集成电路、电子设备也包含在半导体装置的范围内。

背景技术

近年来，随着电子设备的高密度、小型化的发展，LSI芯片也缩小到了与半导体封装同等的程度，仅仅依靠二维配置LSI芯片的高密度化正在达到其极限。因此，为了提高安装密度，需要将LSI芯片分开而将其按三维层叠。另外，为了使层叠有LSI芯片的半导体封装整体高速运转，需要使层叠电路彼此接近，缩短层叠电路间的配线距离。

因此，为了适应上述要求，对于LSI芯片间的中介层(interposer)，提出了具备能够将基板的表面和背面导通的导通部的贯通电极基板(专利文献1)。根据专利文献1，贯通电极基板是通过利用电解电镀将导电材料(Cu)填充到设置在基板上的贯通孔的内部而形成的。

现有技术文献

专利文献

专利文献1：日本特开2006-54307号公报

专利文献2：日本特开2006-147971号公报

发明内容

发明要解决的课题

在将贯通电极基板用于多个LSI芯片间的连接或者LSI芯片与MEMS器件等之间的连接的情况下，在通过电解电镀而形成的导通部要求能够可靠地确保导通性，并且要求其电阻值低等的电特性的提高。

另一方面，在专利文献2等中，公开了在贯通电极的制造工序中，减少孔隙(空隙)的技术。但是，专利文献2中，虽然研究了确保导通部的导通性的途径，但是并没有研究导通部中的电特性。

本发明就是鉴于上述问题而提出的，其目的在于提供一种贯通电极基板及使用着该贯通电极基板的半导体装置，在该贯通电极基板中，提高了将基板的表面和背面导通的导通部中的电特性。

用于解决课题的手段

根据本发明的一种实施方式，提供一种贯通电极基板，其包括：具有贯通表面和背面的贯通孔的基板；和填充在所述贯通孔内并包含金属材料的导通部，所述导通部至少包含面积加权后的平均晶粒直径为13μm以上的金属材料。

优选，上述导通部至少包含晶粒直径为29μm以上的金属材料。

优选，上述导通部的一端包含面积加权后的平均晶粒直径比13μm小的金属材料，上述导通部的另一端至少包含面积加权后的平均晶粒直径在13μm以上的金属材料。

优选，上述基板由硅构成，上述导通部至少形成于设置在上述基板侧的绝缘层上。

优选，上述贯通孔的开口直径是10μm～100μm，并且上述基板的厚度是20～100μm。

优选，上述贯通孔的开口直径是10μm～100μm，并且上述基板的厚度是300～800μm。

也可以将上述贯通电极基板层叠多层。

还提供一种半导体装置，其至少包含一个具备连接端子部的半导体芯片，将上述连接端子部与上述贯通电极基板的导通部连接而构成。

另外，根据本发明的一个实施方式，还提供一种贯通电极基板的制造方法，其中，在基板上形成贯通表面和背面的贯通孔，在上述基板和上述贯通孔的表面形成绝缘膜，在上述基板的至少一个面及/或上述贯通孔形成金属构成的种子膜，通过对上述种子膜供给脉冲电压的电解电镀法，向上述贯通孔内填充金属材料。

优选，上述电解电镀法通过对上述种子膜周期性地施加正电压和负电压而进行。

优选，利用对上述种子膜供给第一时间直流电流的电解电镀法，在上述贯通孔形成金属材料之后，利用对上述种子膜供给第二时间脉冲电流的电解电镀法，在上述贯通孔内填充金属材料。

优选，对上述种子膜供给脉冲电流的上述电解电镀法包含在阶段性地增大上述脉冲电流的电流密度的同时在上述贯通孔内填充上述金属材料的工序。

根据本发明，能够提供一种贯通电极基板及使用着该贯通电极基板的半导体装置，在该贯通电极基板中，提高了将基板的表面和背面导通的导通部中的电特性。

附图说明

图1是第一实施方式涉及的本发明的贯通电极基板100的截面图。

图2是说明第一实施方式涉及的本发明的贯通电极基板100的制造工序的图。