[发明专利]背照式图像传感器

说明书

技术领域

本发明涉及图像传感器领域，尤其涉及一种背照式图像传感器。

背景技术

图像传感器按照感光元件与感光原理的不同，可分为CCD图像传感器与CMOS图像传感器。CMOS图像传感器由于其兼容性较好、性价比高被广泛采用于消费电子、医疗图像采集和监控领域。

CMOS图像传感器包括：像素阵列(pixel array)，像素阵列包括若干阵列排布的像素单元(pixel cell or pixel unit)，单个像素单元往往采用3T(3晶体管)或4T(4晶体管)结构。

CMOS图像传感器中，有一类为背照式(Backside illuminated)图像传感器。现有背照式图像传感器的像素阵列中，单个像素单元的光电转换转元件接收外部光线，通过光电转换转化为载流子(电子或空穴，通常为电子)，通过转移晶体管(TX)将电荷转移至浮置扩散区(FD)，复位管用于复位浮置扩散区的电荷；浮置扩散区接源跟随管(SF)的栅极(gate terminal)，源跟随管的漏极(drain terminal)接电压信号，源级输出一个与浮置扩散区电位相关的电信号，通过后续的行选通管，选通该行将相关的电信号输出至位线(BL)上。现有技术中浮置扩散区一般位于衬底内部或衬底表面的外延层的内部，在满足工艺制程的基础上，会导致光电转换转区域与浮置扩散区之间具有较高的寄生电容；此外，当单个像素单元的光电转换转区域在收集的电荷过多时，可能会发生向邻近像素单元的光电转换区域迁移的浮散(blooming)过程，影响相邻像素单元的图像采集及处理。

发明内容

本发明解决的问题是提供一种背照式图像传感器及其形成方法，以防止背照式图像传感器发生浮散现象，提高图像传感器的性能。

为解决上述问题，本发明提供一种背照式图像传感器，包括：

像素阵列，所述像素阵列包括阵列排布的多个像素，所述像素包括光电二极管区域，所述光电二极管区域包括N型掺杂的电荷收集区域；

凸起结构，其高出于所述电荷收集区域对应的半导体表面，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷。

可选的，所述凸起结构为单晶硅材质或多晶硅材质。

可选的，于所述凸起结构的N型掺杂区域加正压。

可选的，所述凸起结构高出所述电荷收集区域对应的半导体表面0.1μm～1.0μm。

可选的，所述凸起结构全部为N型掺杂区域时，所述N型掺杂区域还同时延伸至凸起结构下方的部分区域。

可选的，所述图像传感器还包括：

P型掺杂区域，其位于所述电荷收集区域与所述N型掺杂区域之间。

可选的，所述图像传感器还包括：

N型沟道区区域，位于所述N型掺杂区域与所述电荷收集区域之间，并连接这两个区域；

P型掺杂区域，位于所述N型沟道区区域的周边，用来限定所述N型沟道区区域的耗尽电压。

可选的，所述P型掺杂区域包括第一P型掺杂区域和第二P型掺杂区域，所述第一P型掺杂区域位于所述凸起结构下方的半导体衬底内，所述第二P型掺杂区域位于所述N型掺杂区与所述光电二极管感光区之间。

可选的，所述N型掺杂区域的掺杂浓度范围为1E16atom/cm³～1E18atom/cm³。

可选的，所述凸起结构的宽度范围为0.1μm～0.5μm。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，通过在背照式图像传感器中设置高出于所述电荷收集区域对应的半导体表面的凸起结构，所述凸起结构全部为N型掺杂区域或靠近顶部的部分区域为N型掺杂区域，所述凸起结构适于抽取所述电荷收集区域中的溢出电荷，从而防止背照式图像传感器出现浮散现象，提高背照式图像传感器的性能。

附图说明

图1是本发明实施例所提供的背照式图像传感器立体示意图；

图2为图1所示背照式图像传感器沿A-A点划线并垂直半导体衬底上表面剖切得到的剖面示意图；

图3为图1所示背照式图像传感器沿B-B点划线并垂直半导体衬底上表面剖切得到的剖面示意图；

图4是本发明另一实施例所提供的另一种背照式图像传感器示意图；

图5是本发明另一实施例所提供的另一种背照式图像传感器示意图。

具体实施方式