[发明专利]半导体装置及其调节电路有效
| 申请号: | 201510079494.1 | 申请日: | 2015-02-13 |
| 公开(公告)号: | CN105281751B | 公开(公告)日: | 2019-06-04 |
| 发明(设计)人: | 徐荣锡;林多絪 | 申请(专利权)人: | 爱思开海力士有限公司 |
| 主分类号: | H03L7/08 | 分类号: | H03L7/08 |
| 代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 俞波;周晓雨 |
| 地址: | 韩国*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 及其 调节 电路 | ||
一种半导体装置的调节电路包括:控制块,配置成响应于参考时钟信号和反馈时钟信号而产生控制信号;以及噪声补偿块,配置成响应于所述控制信号而补偿电源的电平变化。
相关申请的交叉引用
本申请要求2014年6月11日在韩国知识产权局提交的申请号为10-2014-0070818的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
各种实施例总体上涉及半导体装置,更具体地涉及半导体装置及其调节电路。
背景技术
半导体装置内部包括各种操作电路块,且电源对于其操作很重要。
噪声可从外部经由电力线施加至半导体装置内部,或可在半导体装置内部产生且对电源产生影响。
如果电源中包含噪声,则电源的电平可能不会恒定地保持,而是可能升高或降低。
这样的电源噪声可能减小半导体装置的操作定时余量,可能增加半导体装置中产生的信号的抖动和偏斜,因此,可能成为降低半导体装置的操作速度的因素。
发明内容
在一个实施例中,一种半导体装置的调节电路可以包括:控制块,配置成响应于参考时钟信号和反馈时钟信号而产生控制信号。调节电路还可以包括噪声补偿块,配置成响应于控制信号而补偿电源的电平变化。
在一个实施例中,一种半导体装置的调节电路可以包括:延迟锁定环,配置成响应于输出使能信号而输出延迟锁定时钟信号。调节电路还可以包括噪声补偿块,配置成响应于所述输出使能信号而补偿电源的电平变化。
在一个实施例中,一种半导体装置可以包括:延迟锁定环,配置成通过将参考时钟信号延迟与所述参考时钟信号和反馈时钟信号之间的相位差相对应的延迟时间来产生延迟锁定时钟信号,且响应于所述参考时钟信号和所述反馈时钟信号而产生控制信号;以及噪声补偿块,配置成响应于所述控制信号而补偿经由电力线施加的电源的电平变化。
附图说明
图1是示出根据一个实施例的半导体装置的调节电路100的配置的框图。
图2是示出图1的延迟锁定环DLL的配置的框图。
图3是示出图1的噪声补偿块120的操作方案以及电源电平根据该操作方案变化的图。
图4是根据一个实施例的半导体装置的调节电路100的操作时序图。
图5是根据一个实施例的半导体装置的调节电路101的电路图。
图6说明根据本发明的一个实施例的使用存储器控制器电路的系统的框图。
具体实施方式
在下文中,以下将经由各种实施例参照附图描述半导体装置和调节电路。本文描述可以降低电源噪声的半导体装置及其调节电路。
参见图1,根据一个实施例的半导体装置的调节电路100可以包括控制块110和噪声补偿块120。
半导体装置的调节电路100还可以包括延迟锁定环DLL。
延迟锁定环DLL可以被配置成响应于时钟信号CLK和CLKB而产生延迟锁定时钟信号DLLCLK。
延迟锁定环DLL还可以被配置成响应于输出使能信号RD_DLLDRVEN的激活而输出延迟锁定时钟信号DLLCLK。
控制块110可以被配置成根据参考时钟信号REFCLK和反馈时钟信号FBCLK来产生控制信号SW和SWB。
控制块110可以被配置成根据参考时钟信号REFCLK和反馈时钟信号FBCLK之间的相位差来产生控制信号SW和SWB。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510079494.1/2.html,转载请声明来源钻瓜专利网。





