[发明专利]一种金刚石肖特基势垒二极管及其制备方法

说明书

技术领域

本发明涉及半导体器件领域，具体为一种金刚石肖特基势垒二极管及其制备方法，其是一种（110）取向金刚石肖特基势垒二极管及其制备方法。

背景技术

功率半导体器件作为功率电路系统的核心部分，其决定着系统的效率、尺寸、适用范围和可靠性。目前，大部分功率半导体器件是由硅材料制作而成，然而随着硅工艺的发展，其器件性能已逼近硅材料的极限值。为了满足高温、高压和大功率的应用要求，需要选择更为合适的替换材料，如宽带隙半导体材料。

与传统的宽带隙半导体材料（如碳化硅、氮化镓等）相比，金刚石具有更大的带隙宽度（~ 5.5 eV），高的饱和载流子迁移率（3800 cm²/V•s（空穴）和4500 cm²/V•s（电子）），大的击穿电压，高的热导率以及极高的化学惰性和硬度等特点。因此，金刚石是替代硅材料的理想材料之一。

肖特基势垒二极管（SBD）的势垒高度小于PN结势垒，其开启电压和导通压降均较PiN二极管小，可降低电路中的功率损耗。此外，肖特基势垒二极管作为多数载流子器件，其不存在少数载流子的注入和存储，反应恢复时间短，开关速度快，同时由于结电容较低，可广泛应用于电动汽车、混合动力车等需进行功率转换的逆变器、转换器、PFC电路，以及太阳能、风能等新能源中得整流、逆变等领域。

P型同质外延单晶金刚石薄膜由于硼原子的受主能级较浅（E_A= 0.37 eV），易于大范围内控制其电阻率和载流子迁移率等参数，因此，当前金刚石结型器件的研究主要集中在基于P型同质外延单晶金刚石的金属肖特基势垒二极管。然而，同质外延所采用的HPHT单晶金刚石衬底价格昂贵，且尺寸较小（通常仅为 3 × 3 × 0.5 mm），不利于以P型同质外延单晶金刚石薄膜肖特基势垒二极管的大规模广泛使用。

近年来，大量研究表明：异质外延沉积的高度织构化取向的多晶金刚石薄膜的诸多物理性质与同质外延单晶金刚石非常接近。而与同质外延沉积技术相比，异质外延沉积技术具有经济、通用、能大面积制备的特点，这将为以高度织构化取向的P型异质外延金刚石肖特基势垒二极管的广泛应用提供可靠的技术保障。

然而，尽管具有高度织构化的多晶金刚石薄膜的物理性质类似于单晶金刚石薄膜，但与单晶金刚石薄膜相比，由于多晶金刚石薄膜仍不可避免地存在大量晶界和位错等缺陷，而这些缺陷势必导致肖特基势垒二极管的综合性能下降。

因此，迫切需要一种新的器件，以解决上述问题。

发明内容

为此，申请人对基于高度织构化的掺硼多晶金刚石薄膜的肖特基势垒二极管的结构进行优化设计，将多晶金刚石薄膜中的晶界等缺陷对其性能的影响降低到最小化，有效提升其综合性能。

本发明的发明目的在于：针对目前现有的高度织构化的掺硼多晶金刚石薄膜的肖特基势垒二极管，由于多晶金刚石薄膜仍不可避免地存在大量晶界和位错等缺陷，而陷势必导致肖特基势垒二极管的综合性能下降的问题，提供一种金刚石肖特基势垒二极管及其制备方法。本发明首先提出一种交叉“指”状的平面型肖特基势垒二极管及其制备方法，该二极管具有低开启电压、低反向漏电流和较高的整流比，能够将多晶金刚石薄膜中的晶界等缺陷对二极管性能的影响降低到最小化，具有显著的进步意义。同时，本发明具有制作工艺简单、制作成本低的优点，能够有效降低其制造成本，满足大规模工业化生产、应用的需求，具有广阔的应用前景。

为了实现上述目的，本发明采用如下技术方案：

一种金刚石肖特基势垒二极管，包括单晶硅基片、硼掺杂的（110）取向金刚石外延层、交叉指状电极，所述硼掺杂的（110）取向金刚石外延层设置在单晶硅基片上，所述交叉指状电极设置在硼掺杂的（110）取向金刚石外延层表面上；

所述交叉指状电极包括肖特基接触电极、欧姆接触电极，所述肖特基接触电极、欧姆接触电极分别位于硼掺杂的（110）取向金刚石外延层表面，所述肖特基接触电极与欧姆接触电极之间呈交叉指状分布。

该二极管的反向漏电流能低至1× 10^-8 A，开启电压能低至3 V，整流比达10⁴。

还包括与肖特基接触电极相连的第一引线、与欧姆接触电极相连的第二引线，所述肖特基接触电极包括第一主电极、若干个与第一主电极相连的第一指电极，所述欧姆接触电极包括第二主电极、若干个与第二主电极相连的第二指电极，所述第一指电极与第二指电极之间呈水平交叉指状分布，所述第一主电极与第一引线相连，所述第二主电极与第二引线相连。