[发明专利]一种基于纵向NPN结构的高压双向ESD保护器件

说明书

本发明涉及一种基于纵向NPN结构的高压双向ESD保护器件，包括P型衬底、第一高压N型阱、第二高压N型阱、第一P‑body注入区、第二P‑body注入区、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区和多个有氧化隔离层。与现有技术相比，本发明在正向或负向ESD脉冲作用下，内部纵向NPN结构的反向PN结被触发导通，同时另一个N阱中的正向PN结导通，会产生由一个纵向NPN晶体管以及一个正向二极管串联构成的ESD电流泄放路径，可以通过分别拉伸两个NPN的发射区宽度，单独改变正向或负向ESD脉冲来临时器件的维持电压，提高器件使用环境的灵活性。

技术领域

本发明涉及集成电路静电放电(ESD-Electrostatic Discharge)保护领域，尤其涉及一种可用于提高片上IC高压端口ESD保护的可靠性的纵向NPN结构的高压双向ESD保护器件。

背景技术

静电放电(ESD)现象广泛存在于自然界中，它也是引起集成电路产品失效的重要原因之一。集成电路产品在其生产制造以及装配过程中很容易受到静电放电的影响，造成产品的可靠性降低，甚至损坏。因此，研究可靠性高和静电防护性能强的静电放电防护器件和防护电路对提高集成电路的成品率和可靠性具有不可忽视的作用。

根据静电放电产生的原因及其对集成电路放电方式的不同，静电放电通常分为以下四种模式：HBM(人体放电模式)，MM(机器放电模式)，CDM(组件充电放电模式)，FIM(电场感应模式)，其中，HBM和MM模式是最常见的也是工业界最为关心的两种静电放电模式。当集成电路发生静电放电现象时，大量电荷瞬间流入芯片的引脚，这些电路产生的电流通常可大几个安培大小，在该引脚处产生的电压高达几伏甚至几十伏，较大的电流和较高的电压会造成芯片内部电路的损害和器件的击穿，从而导致电路功能的失效，因此，为了防止芯片遭受到ESD的损伤，就需要对芯片的每个引脚都要进行有效的ESD防护。通常，ESD保护器件的设计需要考虑两个方面的问题：一是ESD保护器件要能够泄放大电流；二是ESD保护器件要能在芯片受到ESD冲击时将芯片引脚端电压钳位在安全的低电压水平。

通常用作ESD保护的器件有二极管、GGNMOS(栅接地的NMOS)、SCR(可控硅)等，但是，在某些特殊电路和特殊应用中，需要ESD保护器件的击穿电压较高，电流泄放能力较强，同时还需要提高到地端的双向ESD保护能力。

为了解决上述问题，本发明提供了一种使用单个ESD保护器件就可以提供双向ESD保护能力，同时提高二次击穿电流的纵向NPN结构的高压双向ESD保护器件。

发明内容

本发明针对现有ESD技术上存在的不足,提供一种使用单个ESD保护器件就可以提供双向ESD保护能力，同时提高二次击穿电流的纵向NPN结构的高压双向ESD保护器件。

本发明通过以下技术方案实现：

一种基于纵向NPN结构的高压双向ESD保护器件，包括P型衬底，所述P型衬底内设有第一高压N型阱和第二高压N型阱，第一高压N型阱内注有第一P-body注入区和第二N+注入区，所述的第一P-body注入区内注有第一N+注入区和第一P+注入区，第二高压N型阱内注有第三N+注入区和第二P-body注入区，所述的第二P-body注入区内注有第二P+注入区和第四N+注入区，其中：所述P型衬底、第一高压N型阱和第二高压N型阱上均覆盖有氧化隔离层，从左到右依次是第一氧化隔离层、第二氧化隔离层、第三氧化隔离层、第四氧化隔离层和第五氧化隔离层。

较佳地，第一N+注入区引出一个端口1，第四N+注入区引出一个端口2，第一P+注入区和第二N+注入区与第三N+注入区和第二P+注入区利用金属线相连。