[发明专利]一种采样电压求和的相位插值型时钟恢复电路

说明书

技术领域

本发明涉及时钟恢复技术领域，尤其涉及一种采样电压求和的相位插值型时钟恢复电路。

背景技术

高速串行IO链路中，为减少管脚数和导线数量、消除高频时钟信号在信道传输中对相邻信号产生的干扰，发送机与接收机之间仅传递融合时钟信息的数据。因此接收机中需要有时钟数据恢复电路，从接收到的数据中恢复出时钟信号，并用恢复出的时钟信号对输入数据再采样得到恢复数据。由于输入的时钟数据具有抖动噪声，因此需要时钟数据恢复电路具备良好的抑制输入数据抖动的能力，才能正确地恢复出稳定的时钟和数据信息。图1所示为目前常用的一种典型相位插值型时钟数据恢复电路。

B.Abiri等人提出一种相位插值型(PI)突发模式时钟恢复电路，如图2所示，使用数据边沿触发一对双边沿采样保持电路，包括上升沿采样保持电路(S/H_rise)和下降沿采样保持电路(S/H_fall)，对正交时钟(CLKI、CLKQ)进行采样，并利用该采样电压在相位插值电路(PI)中与正交时钟相乘，输出与数据边沿对齐的恢复时钟信号。由于采样电压在数据边沿触发获得，因此任何输入数据信号中的抖动都会引起采样电压的变化，进而导致恢复时钟相位发生变化。

发明内容

基于背景技术存在的技术问题，本发明提出了一种采样电压求和的相位插值型时钟恢复电路，可降低突发模式相位插值型时钟恢复电路恢复时钟的抖动。

本发明提出的一种采样电压求和的相位插值型时钟恢复电路，包括：CLKI输入端、CLKQ输入端、第一上升沿采样保持电路、第一下降沿采样保持电路、第二上升沿采样保持电路、第二下降沿采样保持电路、第一求和电路、第二求和电路和相位插值电路；

CLKI输入端分别连接至第一上升沿采样保持电路、第一下降沿采样保持电路和相位插值电路；第一上升沿采样保持电路和第一下降沿采样保持电路均连接至第一求和电路输入端，第一求和电路输出端连接至相位插值电路；

CLKQ输入端分别连接至第二上升沿采样保持电路、第二下降沿采样保持电路和相位插值电路；第二上升沿采样保持电路和第二下降沿采样保持电路均连接至第二求和电路输入端，第二求和电路输出端连接至相位插值电路；

第一上升沿采样保持电路、第一下降沿采样保持电路、第二上升沿采样保持电路、第二下降沿采样保持电路均接收输入数据作为触发信号；

当输入数据上升沿时，第一上升沿采样保持电路采样并保持CLKI信号电压并传递给第一求和电路，第二上升沿采样保持电路采样并保持CLKQ信号电压并传递给第二求和电路；当输入数据下降沿时，第一下降沿采样保持电路采样并保持CLKI信号电压并传递给第一求和电路，第二下降沿采样保持电路采样并保持CLKQ信号电压并传递给第二求和电路；第一求和电路和第二求和电路对采样电压进行加法运算后将信号传递给相位插值电路，相位插值电路通过运算分析输出相应的时钟(Rec_Clk_ana)。

输入数据为差分对输入数据Data+和Data-，Data+和Data-触发第一上升沿采样保持电路、第一下降沿采样保持电路、第二上升沿采样保持电路和第二下降沿采样保持电路对正交时钟CLKI、CLKQ进行采样并输出采样电压到第一求和电路和第二求和电路，第一求和电路和第二求和电路对数据上下边沿采样电压进行相加并输出结果到相位插值电路与正交时钟CLKI、CLKQ进行相乘运算，获得输出恢复时钟信号Rec_CLK_ana。

第一求和电路和第二求和电路均包括输入端In_rise+、输入端In_rise-、输入端In_fall+、输入端In_fall-和输出端；第一求和电路通过其输入端In_rise+、输入端In_rise-连接第一上升沿采样保持电路，通过其输入端In_fall+、输入端In_fall-连接第一下降沿采样保持电路，并通过其输出端连接相位插值电路；第二求和电路通过其输入端In_rise+、输入端In_rise-连接第二上升沿采样保持电路，通过其输入端In_fall+、输入端In_fall-连接第二下降沿采样保持电路，并通过其输出端连接相位插值电路。

第一上升沿采样保持电路和第二上升沿采样保持电路电路结构相同；第一下降沿采样保持电路和第二下降沿采样保持电路电路结构相同。

第一求和电路和第二求和电路采用相同的电路结构。