[发明专利]一种基于闪存错误校验的读写调制方法

说明书

技术领域

本发明涉及闪存性能技术领域，特别是涉及一种基于闪存错误校验的读写延迟调制方法。

背景技术

由于良好的随机访问性能、低密度、低功耗等优点，基于闪存的固态硬盘已经逐步取代传统磁盘，成为重要的存储介质。近年来，闪存技术迅速发展，存储密度由单比特存储元发展到最近的多比特存储元，如6比特。制造工艺由65纳米展到最近的10纳米。这些发展使得闪存的存储密度快速增加，同时也使得闪存的可靠性大大降低，因此需要纠错能力更强的纠错码来正确编码和解码数据。

低密度奇偶校验码(LDPC)具有较强的纠错能力，被广泛应用于闪存存储系统。LDPC解码通过置信传播算法实现，分为硬判决解码和软判决解码。以两比特每存储元的多级闪存为例，如图1中所示，硬判决解码在闪存存储元相邻状态之间只有一个参考电压，通过一次读取对相邻两个状态进行区分。软判决如图2所示，概率信息获取需要多次读取，在相邻两个电压状态之间支持多级读取，读取出来的信息迭代进行解码。相邻两个电压状态之间的阈值区分电压越多，解码能支持的错误率越高。硬判决解码效率高，所需读取和解码时间短，但只能对错误率低的数据解码。软判决对多级读出的概率信息进行迭代计算和校验，直到校验的结果正确或者达到最大校验次数。软判决能对错误率更高的数据实现正确的解码，但需要更长的读取和解码时延。使用LDPC作为校验码时，读请求时间和错误率存在关联。另一方面，写数据时的编程速度，即ΔV_pp很大程度上决定数据的错误率。因此，闪存中数据的读写速度之间可以根据错误率建立起关系。本发明就是基于LDPC的错误校验机制探究闪存的读写速度之间的联系。

闪存中以LDPC作为校验码，现有的读取操作方案是先采取LDPC硬判决解码，如果数据的错误率低，则校验成功。反之如果校验不成功，解码失败，再使用软判决进行解码。其中，软判决解码通过逐次增加相邻状态之间参考电压的数目，直到正确解码出信息。综上，现有的方法对数据的错误率未知，从硬判决到逐步增加参考电压数目的软判决，平均读取次数多，导致读请求完成时间长。

发明内容

为了克服上述现有方法的不足，本发明提供了一种基于闪存LDPC错误校验机制的读写调制方法。基于LDPC校验机制，本发明建立了读写速度之间的关系模型，并根据该模型，调整数据写入的速度从而改变数据的错误率。由此对该数据读取时的速度即可根据模型确定，用于调整读请求的执行。

首先是写请求的编程速度与错误率之间的关系。处理一个写请求的时间主要包括数据从控制器传入到页缓存和页缓存写入存储元(即编程操作)两部分。以页为单位对数据写入，一页数据在总线上传输的时间不变；写入数据页采用的方式是ISPP编程，通过逐步增加步幅电压来改变每一轮的编程电压，对存储元充电直到存储元达到预定的电压值大小。

对写操作，相同大小的数据页，传输时间是一个固定值；编程时间与步幅电压ΔV_pp相关。ISPP编程方法通过迭代的方式进行编程。每次进行充电之后都会进行确认是否已经达到预定电压。如果没有，则将编程电压增加一个编程步幅ΔV_pp，直到最终达到预定电压。这样的迭代过程与ΔV_pp存在比例关系。步幅电压ΔV_pp越大，需要迭代较少的次数就能达到预定电压值。因此，编程时间与步幅电压ΔV_pp成反比。另一方面，编程步幅电压与错误率之间则呈现另一种关系。ΔV_pp越大，编程精确性越差，错误率越高。我们构建以下关系：

t_P即编程时间，与ΔV_pp成反比。编程步幅电压为ΔV_pp据时，错误率为RBER(ΔV_pp)。假设N个参考电压的LDPC解码能容忍的错误率为CBER_LDPC(N)，且数据的错误率在可解码范围内。

其次是读请求的时间与错误率之间的关系。读请求的时间主要包括两部分：从数据页读数据到页缓存(读取时间)，页缓存数据传输到控制器(传输时间)。读取时间与参考电压数目成正比，而传输时间与传输的数据量成正比。设N个参考电压，将闪存存储元中的电压值分为N+1个区域，则读取时间和传输时间可得以下关系：