[发明专利]一种实现CPLD和FLASH编程一体化的装置及方法

说明书

一种实现CPLD和FLASH编程一体化的装置及方法，涉及嵌入式系统技术领域，该装置包括编程器、目标板及总线解码器；所述编程器包括安装有软件的上位机、SOC芯片；所述目标板包括至少一个FLASH芯片、至少一个CPLD芯片；所述上位机通过USB数据线与SOC芯片的输入端相连，SOC芯片的输出端通过自定义并行总线与总线解码器的输入端相连，每一个CPLD芯片通过JTAG总线与SOC芯片的输出端相连，每一个FLASH芯片通过并行总线与总线解码器的输出端相连。本发明解决了传统方法CPLD和FLASH编程操作繁琐的问题，简化了编程工序，提高了生产效率，节省了人力成本；解决了传统编程方法中FLASH不能在线编程的问题，拓展了使用场景。

技术领域

本发明涉及嵌入式系统技术领域，具体来讲是一种实现CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)和FLASH(闪存)编程一体化的装置及方法。

背景技术

目前在嵌入式处理器平台上，只能使用2套编程器和方法分别对CPLD和FLASH进行编程，CPLD和FLASH目前的编程方法分别如下：

CPLD的编程方法一般有两种：1、使用CPLD厂家提供的上位机软件和专用编程器进行编程，该方法不能实现一体化编程；2、通过处理器将程序在线下载到CPLD中，该方法中CPU对CPLD进行编程的前提是CPU已经正常工作，但是一般的中大型嵌入式系统中CPU的上电配置需要使用CPLD，如果CPLD未编程，则CPU无法工作，所以这种方法的使用场景非常有限，只局限于CPLD已经编程好且能正常工作的情况下对CPLD进行在线更新，或CPU较为简单无需CPLD配置的场景。

FLASH的编程方法一般有两种方法：1、在芯片焊接前使用专用编程器烧录程序，然后再焊接到PCB(Printed Circuit Board，印刷电路板)板上，该方法不能在线编程，且BGA(Ball Grid Array，球栅阵列封装)封装FLASH程序损坏后再次编程需要取下FLASH才能编程；2、用专用的JTAG(Joint Test Action Group，联合测试行为组织)仿真器，通过处理器将程序在线下载到目标板的FLASH中，该方法编程操作复杂，编程速度、生产效率低，需购买CPU调试器和配置数据，造成价格较贵且生产人员不易学习编程方法。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种实现CPLD和FLASH编程一体化的装置及方法，本发明解决了传统方法CPLD和FLASH编程操作繁琐的问题，简化了编程工序，提高了生产效率，节省了人力成本；解决了传统编程方法中FLASH不能在线编程的问题，拓展了使用场景。

为达到以上目的，本发明采取的技术方案是：一种实现CPLD和FLASH编程一体化的装置，包括编程器、目标板及总线解码器；所述编程器包括安装有软件的上位机、SOC芯片；所述目标板包括至少一个FLASH芯片、至少一个CPLD芯片；所述上位机通过USB数据线与SOC芯片的输入端相连，SOC芯片的输出端通过自定义并行总线与总线解码器的输入端相连，每一个CPLD芯片通过JTAG总线与SOC芯片的输出端相连，每一个FLASH芯片通过并行总线与总线解码器的输出端相连。

在上述技术方案的基础上，所述总线解码器设置在编程器或者目标板上。

在上述技术方案的基础上，SOC芯片的输出端通过JTAG总线与每一个CPLD芯片的JTAG编程接口相连。

在上述技术方案的基础上，所述SOC芯片包括FLASH编程模块和CPLD编程模块；所述FLASH编程模块用于将接收到的数据转换为自定义并行总线数据；所述CPLD编程模块用于将接收到的数据转换为JTAG总线数据。

在上述技术方案的基础上，所述自定义并行总线包括8位地址信号、8位数据信号、2个控制信号及1个复位信号。