[发明专利]一种实现CPLD和FLASH编程一体化的装置及方法

权利要求书

1.一种实现CPLD和FLASH编程一体化的装置，其特征在于：包括编程器、目标板及总线解码器；所述编程器包括安装有软件的上位机、SOC芯片；所述目标板包括至少一个FLASH芯片、至少一个CPLD芯片；

所述上位机通过USB数据线与SOC芯片的输入端相连，SOC芯片的输出端通过自定义并行总线与总线解码器的输入端相连，每一个CPLD芯片通过JTAG总线与SOC芯片的输出端相连，每一个FLASH芯片通过并行总线与总线解码器的输出端相连。

2.如权利要求1所述的实现CPLD和FLASH编程一体化的装置，其特征在于：所述总线解码器设置在编程器或者目标板上。

3.如权利要求1或2所述的实现CPLD和FLASH编程一体化的装置，其特征在于：SOC芯片的输出端通过JTAG总线与每一个CPLD芯片的JTAG编程接口相连。

4.如权利要求1所述的实现CPLD和FLASH编程一体化的装置，其特征在于：所述SOC芯片包括FLASH编程模块和CPLD编程模块；

所述FLASH编程模块用于将接收到的数据转换为自定义并行总线数据；

所述CPLD编程模块用于将接收到的数据转换为JTAG总线数据。

5.如权利要求1所述的实现CPLD和FLASH编程一体化的装置，其特征在于：所述自定义并行总线包括8位地址信号、8位数据信号、2个控制信号及1个复位信号。

6.如权利要求1所述的实现CPLD和FLASH编程一体化的装置，其特征在于：所述JTAG总线包括TCK信号、TMS信号、TDO信号、TDI信号。

7.基于权利要求1所述装置的实现CPLD和FLASH编程一体化的方法，其特征在于，包括以下步骤：

步骤S1，上位机通过USB数据线向SOC芯片发送数据；

步骤S2，SOC芯片判断接收到的数据属于哪种编程数据，若为CPLD编程数据，则跳转至步骤S3；若为FLASH编程数据，则跳转至步骤S4；

步骤S3，SOC芯片将接收到的数据转换为JTAG总线数据，发送至CPLD芯片进行编程操作，跳转至步骤S6；

步骤S4，SOC芯片将接收到的数据转换为自定义并行总线数据，发送至总线解码器；

步骤S5，总线解码器将接收到的自定义并行总线数据转换为并行总线数据，发送至FLASH芯片进行编程操作；

步骤S6，判断上位机发送的数据是否发送完成，若是，则结束；若否，则跳转至步骤S1。

8.如权利要求7所述的实现CPLD和FLASH编程一体化的方法，其特征在于：所述SOC芯片包括FLASH编程模块和CPLD编程模块；

步骤S3中，所述CPLD编程模块用于将接收到的数据转换为JTAG总线数据；

步骤S4中，所述FLASH编程模块用于将接收到的数据转换为自定义并行总线数据。

9.如权利要求7所述的实现CPLD和FLASH编程一体化的方法，其特征在于，所述JTAG总线包括TCK信号、TMS信号、TDO信号、TDI信号；步骤S3中具体包括以下步骤：

步骤S301，根据接收到的数据判断属于何种操作模式，若为第一操作模式，则跳转至步骤S302；若为第二操作模式，则跳转至步骤S303；

步骤S302，将接收到的数据转换为JTAG总线数据，并分别通过TCK信号、TMS信号、TDO信号发送1比特数据，同时不接收TDI信号；跳转至步骤S304；

步骤S303，将接收到的数据转换为JTAG总线数据，并分别通过TCK信号、TMS信号、TDO信号发送1比特数据，同时接收TDI信号发送来的1比特数据；

步骤S304，对发送至CPLD芯片的JTAG总线数据进行数据计数，直至所有数据发送完成。

10.如权利要求7所述的实现CPLD和FLASH编程一体化的方法，其特征在于，步骤S4中具体包括以下步骤：

步骤S401，将接收到的数据转换为FLASH格式的数据，根据FLASH格式的数据执行具体操作；

步骤S402，将FLASH格式的数据转换为自定义并行总线数据；

步骤S403，将自定义并行总线数据发送至总线解码器。